G06F 17/13 — дифференциальных уравнений

Номер патента: 739542

Опубликовано: 05.06.1980

Авторы: Коноплев, Чмырь

МПК: G06F 17/13

Метки: задач, краевых, решения, сетки, цифровой, ячейка

...сумматора на входы близлежащих окружающих ячеек, параллельный вход 13регистра для защси известной функциипри решении обратннх и инверсных задач,вход 14 записи регистра функции прнрешении обратных и инверсных задач,739542 5нации на вход 13 и импульса записи навход 14,:На вход 17 управления режимомработы подается сигнал, разрешающийпрохождение сигналов генератора импульсов, вход 18 - на выход элемента 6 И,.Переходный процесс в ячейке при решении обратных и инверсных задач осу- ществляется в течение времени, определяемом сигналами чтения, подаваемыми 10на входы 10, 16, 21, и заключается в,следующем, На входы блока 5 сравнениякодов попадают коды с выходов сумматора 1 и параллельного выхода регистра 4функции. В начальный промежуток времени...

Номер патента: 742946

Опубликовано: 25.06.1980

Авторы: Купчинов, Тищенко

МПК: G06F 17/13

Метки: дифференциальных, производных, решения, уравнений, частных

...устройством, получается н результате замены вторых производных уравненийа 0 а 0 аЫ% 3 эмоментами функции О, а первой производной по конечно-разностным отношениям, что приводит к уравнению. .к, кдкоторое вычисляется по явной итерационной формуле видагде вычисление моментов функций и происходит при решении следующих систем алгебраических уравнений:+44 .р, -6 к 3 1 К 30-20 0Л-" х, к 1+ 1ч . ч 0 + -20 0М +ФМ +М:к+4 кк,КЛ к+,При этом решается уравнениегде А., С В - значение разностныхкоэффициентов видаА 1111 +С 1 И 1+В 11+ ==д4, - матрица правой части.Работа устройства происходит следующим образом.В регистры 1-3 заносятся начальные услония 0и 0 Эти зна 1.) 1чения умножаются н локе 4 на моменты функций 4 и Ик,поступающие на вход блока 4...

Номер патента: 763904

Опубликовано: 15.09.1980

Авторы: Боюн, Козлов, Ледянкин

МПК: G06F 17/13

Метки: микропроцессор, сеточный

...вмомент "развертки" соответствующегоадреса мультиплексора. Если в предыдущей итерации, например, были выделены приращения во всех соседнихмикропроцессорах, то все четыре коэффициента будут введены через мультиплексор на вход суммирующего блока40 2 в текущей итерации. Сложение коэффи"циентов может осуществляться последовательным, параллельным, последовательно-параллельным способами. Витоге с помощью суммирующего блока2 промежуточного результата будетполучена и запомнена в узле сдвига3 сумма коэффициентов. Для определен"ности будем считать в дальнейшем,что операции выполняются над числами в последовательном коде, формапредставления - фиксированная запятаяперед старшим слева значащим разрядом после знаковогоа обработкачисел в...

Номер патента: 769547

Опубликовано: 07.10.1980

Авторы: Башков, Боюн, Козлов, Ладыженский, Юрага

МПК: G06F 17/10, G06F 17/13

Метки: вычислительный, дифференциальных, моделисетки, производных, решения, узел, уравнений, цифровой, частотных

...но(мер строк(и и столбца в 20 сеточной области; 0(,) (,) - искомое решение задачи в узлах сетяи;где Устройство работает следующим образом. Зате(м в вычислительном узле реализу ется формула (2). В течение п тактов .работы устройства на сумматоре 1 осуществля ется суммирование последовательных кодов соответствующих слагаемых формулы (2), поступающих с выхода репистра 2. через 60 В исходном состоян(ни в регистре 2 находится (1,(,",+",. Далее реализуется формула З 1 (1). В течение п тактов,на сумматоре осуществляется суммьро(вание последовательиого кода (1,(,";+ поступающего с выхода регистра 2 через элемент И 4, и последова(й и (д ц , и 35 тельных кодов 0 0;(, О ;.поступающих с соседних выч(ислнтельных узлов сепки и блока правых частей....

Номер патента: 771674

Опубликовано: 15.10.1980

Автор: Фрадкин

МПК: G06F 17/13

Метки: вычислительная, дифференциальных, решения, уравнений

...33, 34 являются соответственно первым и вторым информацион. ным выходами решающего блока 8Буферная память 5 состоит из и регистров и предназначена для приема (выдачи) информации из (в) ЦВМ 1 последовательно по словам параллельно по разрядам и передачи информации в решающие блоки 7, - 7 с 8, - 8 и и из решаюших блоков 7, - 7 и параллел ко по сло вам последовательно по разрядам по сигналам устройства управления 2, причем выбор требуемого регистра осушествляется с полошьн устройства 4.Преобразователь 6 служит для преобраэова. ния формата информационного слова ЦВМ 1 в формат информационного слова решаюсцих блоков 7, - 7 и, 8, - , 8 и (и обратно) при передаче данных между ЦВМ 1 и решающими блоками. Решающий блок 7 предназначен для...

Номер патента: 798858

Опубликовано: 23.01.1981

Авторы: Башков, Боюн, Козлов, Ладыженский

МПК: G06F 17/13

Метки: вычислительный, дифферен-циальных, модели, производ-ных, решения, узел, уравнений, цифровойсеточной, частных

...очередной разряд суммы с входа 44 и предыдущий разряд суммы с выхода триггера 41. В зависимости от значе ний этой пары разрядов формирователь 42 кодов выдает на входы сумматора 43 значение и/4, дополнительный код от цц/4 или нулевой код. Код с выхода Формирователя 42 суммируется с содержимым сумматора 43. Тем самым реализуется известный алгоритм умножения чисел в дополнительных кодах. Формирователь 42 кода является ком" бинационной схемой. На сумматоре 43 образуется очередное частичное произведение,младший разряд которого поступает на выход 45 блока 2 умножения.На и-ом и (и+1)-ом тактах работы сигнал сдвига на регистр 4 не подается, Этим обеспечивается на (и+1) - ом и (и+2)-ом тактах необходимое в дополнительном коде сложения знако 1...

Номер патента: 798859

Опубликовано: 23.01.1981

Авторы: Башков, Боюн, Козлов, Ладыженский, Серга

МПК: G06F 17/13

Метки: вычислительный, дифференциальныхуравнений, производных, решения, сеточноймодели, узел, цифровой, частных

...формирователя 63 кода. На управ.40 ляющие входы Формирователя 63 кода поступает очередной разряд суммы со входа бб и предыдущий разряд суммы с выхода триггера 62. В зависимости от значЕний этой парЫ разрядов формиро ватель 63 кода выдает на входы сумматора 64 значение ю/б, дополнительный код от е/б или нулевой код. Код с выхода формирователя 63 суммируется с содержимым сумматора 64.На сумматоре 64 образуется очередное частичное произведение, младший разряд которого поступает на вход 66 блока 3 умножения.На и-ом и (и+1)-м тактах работы устройства сигналы сдвига со входов 49 и 51 на регистры 5 и 7, соответственно, не подаются. Этим обеспечивается на (и+1) и (и+2)-ом тактах необходимое в дополнительном коде сложение знаковых разрядов...

Номер патента: 798860

Опубликовано: 23.01.1981

Авторы: Башков, Дорожко, Пустовалов

МПК: G06F 17/12, G06F 17/13

Метки: алгебраических, диф, решения, системлинейных, уравнений, ференциальных

...решения предназначен для анализа модуля разности между значениями переменных на р-ой и (р)-ой итерациу, и выработки сигнала на окончание решения 20 25 30 35 40 45 ЗО 55 60 системы линейных алгебраических уравнений.Работа устройства при решении систем линейных дифференциальных уравнений следующая. Коды коэффициентов а при соответствующих переменных системы линейных дифференциальных уравнений заносятся в сдвиговые регистры 1. В (и +1) -ые сдвиговые регистры 1 эаносятоя соответствующие коды свободных членоВ Ь. Регистры 4 частичных сумм обнуляются, В регистры 5 результата заносятся соответствующие коды начальных условий переменных, В блоке б в результате анализа младшей цифры регистра 5 результата вырабатывается и запоминается...

Номер патента: 798864

Опубликовано: 23.01.1981

Автор: Фрадкин

МПК: G06F 17/13

Метки: дифферен-циальных, решения, уравнений, частныхпроизводных

...регистр предназначен дляхранения на к-той итерации работыустройства текущего решения Ои"к.Блок 4 возведения в квадрат служит1для образования величин входящих5 в числитель формулы (2), аппроксимирующей производную по нремени прирешении устройством соответстнующего.уравнения,Второй регистр 5 предназначен для2 О хранения решения О ,полученногоив устройстве на предыдущем п-ом временном слое. Блок б вычитания служитдля образования числителя формулы(2). Блок деления 7 предназначендля вычисления приближенного значения производной по времени по формуле (2),Сумматор 8 служит для образованияна к-той итерации работы устройстванового решения,Устройство реализует следующийалгоритм. В разностной схеме (1)аппроксимация производной по времени...

Номер патента: 807319

Опубликовано: 23.02.1981

Авторы: Бибяев, Николаев, Прозоровский, Фрадкин

МПК: G06F 17/13

Метки: дифферен-циальных, произ-водных, решения, уравнений, частных

...1, При решении линейныхуравнений (1) по разностной схеме(2) методом итерации (3) блок 8 деления настраивается по управляющемусигналу, поступающему на его третийвход с входа 12 устройства, на генерацию (1) и вместо схемы (5) ре- ализуется схема (2), Аналогично происходит работа .устройства На второй и т.д,к-ой итерации, при этом определяются значения П и т.д, " , По окончании итерационного процесса при поступлении соответствую- . щего управляющего сигнала на вход 12 информация из первого регистра 1 переписывается по первому входу во второй регистр 2, являясь величиной ц", т,е, начальным условием для второго временного слоя, на котором24 2,2определяется У, У; , и т.д. О На последующих временных слоях ра" бота устройства происходит...

Номер патента: 811272

Опубликовано: 07.03.1981

Авторы: Башков, Боюн, Козлов, Ладыженский, Юрага

МПК: G06F 17/13

Метки: двумерныхзадач, математической, решения, физики

...ввода 2 выдает в последовательном коде, начиная с младшего разряда, значения граничных условий для четных неизвестных на входы внешних блоков суммирования 7 в крайних и нечетных строках блоков коммутации 8, и значения соответствующих правых частей на входы всех блоков суммирования 7, на другие входы которых поступает последовательный код со своего выхода, выхода сответствующего блока коммутации 8 и с соседних блоков суммирования 7. Одновременно блок управления 1 выдает сигнал установки в единицу триггера 34 на управляющий вход 36 бло 811272ка режима 9 и сигнал установки в нуль триггера 35 на управляющий вход 37 блока режима 9, В результате блок режима 9 выдает по выходу 38 на вход режима 32 блоков суммирования 7 в нечетных строках...

Номер патента: 817726

Опубликовано: 30.03.1981

Авторы: Боюн, Козлов, Тракай

МПК: G06F 17/13

Метки: интеграль-ных, решения, уравнений

...2, Авторское свиде, льство СССРпо заявке Р 2599160/18-24,кл.6 Об Х 1/02, 1978 (прототип). После окончания 1-ой итерации в ре"версивных счетчиках 5 содержатся значения функции у(х), а на выходахсумматоров 3 - значения соответствующих невязок Е,(х ), ПосЛедующиеитерации выполняются аналоГично.После выполнения р-ой, последней итерации, сигнал переполнения второгосчетчика 10 поступает в блок 8 управления, который выдает команду наокончание работы.Блок 8 управления работает следующим образом,Сигнал "Начальная устййовкаф, поступающий на элемент И 20, осуществ-.ляет передачу дополнительного кодавеличины разрядности р с регистра 15на первый вход второго счетчика 10и устанавливает триггер 13 в состояние, открывающее элемент И 19,...

Номер патента: 819810

Опубликовано: 07.04.1981

Автор: Фрадкин

МПК: G06F 17/13

Метки: дифференциальныхуравнений, решения

...вычисления нелинейного коэффициента 5значение хх(Х р,Ор ) поступает на второй вход блока умножения 7, в которомпо управляющему сигналу с входа 12,поступающему на третий вход, оно умножается на необходимые коэффициен 60 и в подключенных к данному через блокввода б соседних устройствах. При решении уравнения (2) методом (3) блокумножения 7 предназначен для. вычислвК 2, Кд К,х.ния величин -- в " - постуб33бпающих на его первый выход, и величин -, - , к, поступающих на егоК Кг.второй выход, путем умножения х(Х,О )на соответствующие коэффициенты, например, согласно методу (3)- ":- Ч(ХК, О).Второй сумматор 4 предназначен дляобразования величины О при решенииуравнения (2) методом (3) путем суммирования значения ОК, поступающего 15из регистра...

Номер патента: 822194

Опубликовано: 15.04.1981

Авторы: Береговенко, Пухов, Федотов

МПК: G06F 17/13

Метки: интегрирования

...в точках на табличные коэффициенты, входы 4- 4 и значений интегральной функции устройства, выходы 5. - 5 п устройства,вход 6 начальных значений интегралаустройства, входы 7. - 7.3 коэффициентов, входы 8 - 8 задания предшествующих значений интегральнойФункции, входы 9- 99 задания интерполяционных коэффициентов, вход 10задания величины шага интегрирования,сумматоры 11-14, умножители 15-39.Блок 1 состоит из сумматоров 1114, способных осуществлять алгебраическое суммирование (число сумматоров равно числу входов в устройство).Число входов у каждого сумматораувеличивается на единицу с ростомего номера. Результат каждого суммирования до выхода из устройстваумножается на величину шага интегрирования, так что блок 1 суммирования содержит и...

Номер патента: 822196

Опубликовано: 15.04.1981

Авторы: Николаев, Тищенко, Фрадкин

МПК: G06F 17/13

Метки: дифференциальныхуравнений, производных, решения, частных

...входом первогорегистра 1, второй и первый входырегистров 1, 2 подключены соответ"ственно к входу начальных условий10 и входу управляющего сигнала 11,соединенного также с первыми входамиП элементов И 6 - бп.Первый регистр 1 служит для хранения и выдачи на к -той итерациитекущего решения Ок и записи полученного решения О "ф,Второй регистр 2 предназначен15 для хранения и выдачи начального условия О при итерировании на и -омвременном слое и записи полученногорешения по окончании итерации в качестве начального условия для (й+1) -щ го временного слоя.Блок ввода 3 служит для вводав устройство информации о решениив соседних, подключенных к данному,устройствах.Блок умножения.4 предназначендля получения произведений ООквходящих в оператор АО "...

Номер патента: 824216

Опубликовано: 23.04.1981

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 17/13

Метки: задачматематической, р-мерных, решения, физики

...ячейки сетки 1.1 с блока 2ввода поступают цифры операндов0 , принимающие значения из множества 1, О, Ц и имеющие вес 2 ,где с - количество двоичных разря-дов, после которых фиксируется за.пятая. Цифра операнда О , поступающая на управляющий вход коммутатора6.1, управляет выдачей содержимогорегистра 5.1 на сумматор 7 таким образом, что на сумматор 7 поступаетпрямой код регистра 5.1, бсли цифраО( равна плюс единице, дополни-тельный код, если цифра равна минусединице, и код регистра 5.1 не выдается, если принимаемая цифра равнанулю, Начиная с четвертого циклараспределитель 8, анализируя содержимое А пяти старших разрядов сумматора 7, Формирует и выдает на инФормационные выходы 12 зцифру числа .0" , имеющую вес 2 с. Эта цифраравна плюс...

Номер патента: 826360

Опубликовано: 30.04.1981

Автор: Ледянкин

МПК: G06F 17/13

Метки: 826360

...соседних микропроцессоров 1, Информационный вход арифметико-логического узла 7 каждого микропроцессораподключен к выходу блока 4 задания коэффициентов.Устройство может быть организовано из линейки микропроцессоров 1 (устройство векторного типа) или из группы линеек микропроцессоров 1 (устройство матричного типа). Блок 5 выделения приращения содержит группу элементов ИЛИ по числу микропроцессоров 1, объединенных в сетку, а число входов блока равно числу элементов ИЛИ. Блок 5 выделения приращения может быть построен на базе цифровой логической схемы И - НЕ и др. Основное назначение его - выделение первого отличного от нуля (т. е, равного 1) старшего разряда исходных данных в арифметико-логических узлах 7 всех микропроцессоров 1,...

Номер патента: 840920

Опубликовано: 23.06.1981

Авторы: Башков, Боюн, Вороной, Козлов, Семотюк

МПК: G06F 17/13

Метки: вычислительный, дифференциаль-ных, модели, производных, решения, сеточ-ной, узел, уравнений, цифровой, частных

...Далее в регистр 9 заносится коэффициент Ь11и в течение последующих четырех цйклов: занесение коэффициента в регистр 4, чтение из запоминающего устройства, суммирование, запись в запоминающее устройство Формируется содержимое ячеек 4-7 запоминающего устройства. При этом на входе 9 адреса должны подаваться в следующей последовательности: 0000, 0100, 0001,0101, 0010, 0110, 0011, 0111. После этого в регистр 9 заносится коэффи" циент а и в течение 8 последующих,3циклов Формируется содержимое ячеек 8-15 Адреса на вход запоминающего устройства подаются в такой последовательности: 0000, 1000, 0001, 1001,0110, 1110, 0111, 1111, По окончании формирования содержимого запоминающего устройства в регистр 9заносится значение111На втором...

Номер патента: 840921

Опубликовано: 23.06.1981

Авторы: Боюн, Козлов, Малиновский, Тракай

МПК: G06F 17/13

Метки: интегральных, многоканальное, реше-ния, уравнений

...входу блока управления, второй выход- соединен со вторым входом реверсивного счетчика каждого канала и со входом счетчика, выход которого подключен ко вторым входам первого и второго элементов задержки каждого канала. Блок сравнения невязок в устройстве содержит регистры, узлы сравнения, элемент задержки, и сумматор невязок, выход которого соединен с первыми входами первого и второго узлов сравнения и через элемент задержки подключен к входу первого регистра, выход которого подключен к второму входу первого узла сравнения, выход которого является вторым выходом блока, выход второго регистра подключен ко второму входу второго узла сравнения, выход которого является первым выходом блока, вход сумматора невязок является входом блока. Блок...

Номер патента: 860078

Опубликовано: 30.08.1981

Авторы: Каляев, Фрадкин

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...сумматор 7,выход 8, информационные входы 9,10 и тактовый вход 11,Первый регистр 1 служит для хранения и выдачи на К -ой итерации текущего решенияи записи получен 1ного решения О"Второй регистр 2 предназначен дляхранения и выдачи начального условияО" при итерировании на И-ом времен, ном слое и записи полученного решения по окончании итераций в качестве начального условия для (и 4)-говременного слоя.Третий регистр 3 служит для хранения текущего значения начального усло вияО вовремя контрольного тестироУнаниФ.Четвертый регистр 4 служит дляхранения текущего решения О" во время контрольного тестирования. 60 Блок 5 ввода предназначен дляввода в устройство информации о решении в соседних, подключенных к данному устройству, 65 Блок б...

Номер патента: 894717

Опубликовано: 30.12.1981

Авторы: Башков, Боюн, Вороной, Козлов

МПК: G06F 17/13

Метки: вычислительный, дифференциальных, модели, производных, решения, сеточной, узел, уравнений, цифровой, частных

...узла. Предварительно все разряды регистра знаков соседних неизвестных устанавливаются8947 30 в единичное состояние подачей единичного управляющего сигнала на управляющий вход 33 узла. Коэффициент д заносится в регистр 9 коэффициента и по управляющему сигналу на управляющем, входе 28 коммутатора 7 передается параллельным кодом в регистр 11 сдвига по единичному сигналу на управляющем входе 30 узла.Один разряд коммутатора 7 (Фиг.2) содержит две схемы И 43 и 44, элемент ИЛИ 45, управляющие входы 28 и 29, информационные входы 46 и 47 и выход 48.На входы 19 узла подается адрес ,ООО 1, который коммутатором 5 (один разряд коммутатора 5 аналогичен разряду коммутатора 7) подключается ко входу адреса запоминающего устройства 1. Этот же адрес...

Номер патента: 918951

Опубликовано: 07.04.1982

Авторы: Блейерс, Звиргздиньш, Зиединь, Шлихте

МПК: G06F 17/13

Метки: вычислительное, задач, краевых, нелинейных, решения

...параметра, например, Х, который поступает с выхода регистра .22 признака параметра узла 8. Из ЭВМ 2 в узел 27 записывается50 программа работы устройства. Начальная команда из ЭВМ 2 через буферный регистр 24 и коммутатор 25 поступает в регистр 26 адреса микрокоманд, ко- . торый определяет первую микрокоманду55 в узле 27 памяти. Микрокоманда из узла 27 считывается в регистр 28 мик-. рокоманд. С выхода регистра 28 микро- команд на вход коммутатора 25 поступает сигнал, служащий для передачи адреса следующей микрокоманды в регистр 28 микрокоманд. Со второго выхода регистра 28 микрокоманд в регистр 9 конфигурации записывается код конфигурации модульной базовой области. Из узла 27 в регистр 28 микрокоманд поступает очередная микрокоманда и с...

Номер патента: 942035

Опубликовано: 07.07.1982

Авторы: Абрамович, Арсени, Ледовской, Романенко, Скакун

МПК: G06F 17/13

Метки: вычисления, обратной, функции

...второй, третий и четвертый интеграторы .1 - 4 (интегратор 3 - следящий),первый, второй и третий сумматоры5 - 7, регистр 8 сдвига, регистр 9коррекции и коммутатор 10. Первыевходы интеграторов 1 и 2 соединенысо входом устройства, а выходысо входами сумматора 5, выход которого соединен с первым входом интегратора 3, выход интегратора 3 соединен с выходом устройства, вторымвходом интегратора 2 и первым входом интегратора 4, Первый вход сумматора б соединен со входом устройства, второй вход - с первым выходомрегистра 8, а выход - с первымвходом сумматора 7 и входом регистра8. Второй выход регистра 8 соединенсо входом коммутатора 10, выход которого соединен со входом регистра9, первый выход которого соединенсо вторым входом интегратора 4,...

Номер патента: 943740

Опубликовано: 15.07.1982

Авторы: Бибяев, Прозоровский, Фрадкин

МПК: G06F 17/13

Метки: дифференциальных, производных, решения, уравнений, частных

...итерации, и записываются ОП 11,К а значение ц 1 П, стоящее в левой части формулы ( 4) снабжается ( К + 1) -МО 1,О 4 номером итерации, записывается ц и и, таким образом, явно зависит от известных значений, найденных на предыдущей итерации. Для аппроксимации 61 О , входящего в формулу ( 4) используется разложение в рядЕпа- + - +оо-) (о-) (о-)ф2 3 Ф (3) Соответственно в предлагаемом устройстве первый регистр 1 предназначен для1хранения значений К - О итерации решения ЦПф ; второй регистр 2 служит дляПФ 4, К,хранейия степеней, входящих в правуючасть формулы ( 3); третий регистр 3предназначен для хранения величины С (см,формулу ( 2) ); блок ввода 4 служит дляввода в устройство значений ци0 " и с выходов соседних, подключенных к данному...

Номер патента: 955081

Опубликовано: 30.08.1982

Авторы: Головченко, Гузик, Евтеев, Крюков

МПК: G06F 17/10, G06F 17/13

Метки: выполнения, дифференциальных, логических, операций, решении, уравнений

...и 14 блока 15, Триггер 12 устанавли вается в единичное состояние сигналом по входу 5 через элемент ИЛИ 11. Положительные значения подынтегральной функции,поступающие в устройство по входу 1 через элементы И 9 и ИЛИ 11 на единичный вход триггера 12, независимо от знака приращений независимой переменной, которые через вход элемента ИЛИ 8 открывают элемент И 9, подтверждают единичное состояние триггера 12. Единичный потенциал с выхода триггера 12 поступает на входы элементов И 13 и 14 блока 15. Положительные или отрицательные значения независимой переменной передаются соответственно либо по входу 3 через элемент И 13 и элемент ИЛИ 21 на выход 23, либо по входу 4 через элемент И 14 и элемент ИЛИ 22 на выход 24 устройства. При отрицательном...

Номер патента: 960842

Опубликовано: 23.09.1982

Авторы: Гузик, Иванов, Криворучко

МПК: G06F 17/13

Метки: интегрирующая, структура, цифровая

...первый элемент ИЛИ 34,третий 35 и второй 36 триггеры,второй элемент И 37, второй элемент 38задержки, третий 39 и второй 40 элементы ИЛИ, первый дешифратор 41, группу элементов 42 сравнения, счетчик 43,второй дешифратор 44, первую группуэлементов И 45, третий элемент 46задержки, элемент НЕ 47, четвертыи 48 и третий 49 элементы И,ч35вторую группу элементов И 50, регистр 51, генератор 52 импульсов, пятый элемент И 53, группу триггеров54,Блок 1 управления предназначен длявыработки управляющих сигналов, необходимых для работы устройства, блок2 ввода - для ввода настроечной информации (начальных значений подынтег.ральных функций и программ коммута 45ции) в регистры 14 блока 3 динамических регистров и в регистры 13 блока 8 задания выборки...

Номер патента: 976448

Опубликовано: 23.11.1982

Авторы: Башко, Боюн, Вороной, Козлов, Ладыженский

МПК: G06F 17/13

Метки: вычислительный, дифференциальных, производных, решения, сетки, узел, уравнений, цифровой, частных

...к второму входу сумматора,второй вход третьего коммутатора соединен с первым информационным входомузла, вторые входы элементов И группы,первого и второго элементов И являютсясоответствующими тактовыми входамиузла,На фиг. 1 изображена блок-схема устройства; на фиг, 2 - блок-схема первого коммутатора; на фиг. 3 - один разрядвторого коммутатора,В состав вычислительного узла входят запоминающее устройство 1, сумматор 2, коммутаторы 3-5, регистр 6 сдвига, регистр 7 коэффициента, элемент ИЛИ 8, группа элементов И 9, элементы И 10-12, первая и вторая группы 13 н 14 информационных входов узла, информационный вход 15 узла, выход 16 узла, выходы 17 узла, тактовые входы 18-33 узла. В состав коммутатора 5 входят двухвходовые элементы И...

Номер патента: 982008

Опубликовано: 15.12.1982

Автор: Ледянкин

МПК: G06F 17/13

Метки: вычислительной, вычислительный, однородной, системы, узел

...Вход задания направления сдвига суммирующего блока 1 подключен к управляющему входу узла. Вход направления счета реверсивного счетчика количества сдвигов б соединен с управляющим входом узла, первый выход его соединен со сдвиговым входом суммирующего блока 1, а второй выход - с разрешающим входом блока хранения коэффициентов 2. Вход задания начальных значений коэффициентов подключен к информационному входу блока хранения коэффициентов 2. Адресный вход блока хранения коэффициентов 2 подключен к адресному входу узла и к первому входу выходного коммутатора 5, второй вход которого соединен с информационным выходом блока хранения коэффициентов 2. Выход выходного коммутатора 5 является выходом коэффициентов узла. Управляющий вход блока...

Номер патента: 1023340

Опубликовано: 15.06.1983

Авторы: Каневский, Кубышкин, Хижинский

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...окончания решения урав-нения (12),Установка в нулевое состояниеукаэанных регистров в блоках 5 Л -511.вычислениячисловых значений прбизводных произведения переменных осуществляется путем подачи инверсного значения укаэанного управляющего сигнала (инверсные выходы дешифраторов.67 л и 67 нафиг. 7 не показаиы)60 на" вторые управляющие входы всехрегистров 441 первых сомножителейи их производных, всех регистров4511 вторых сомножителей и их производных и на управляющие входы всех65 регистров 462,-4 бк л коэффициентов.50 строки к приему информации по ихтретьим информационным входам);прохождение единичного значенияуправляющего сигнала с выхода элемента 66 ИЛИ на седьмой выход бло"ка 22 управления, а с него на синхронные входы регистрбв 44.1 у...

Номер патента: 1024931

Опубликовано: 23.06.1983

Авторы: Лисник, Пухов, Стасюк

МПК: G06F 17/13

Метки: задач, поля, разностных, решения, теории, уравнений

...нв первый 1 ( 1-1 вторй 11;, третий 111;, и четвер- тыйЬ (входы третьего разряда со фответственно ( т-1), ,+1),(-1) и (к+1,)-го арифметических блоков 1. , Аналогичным образом в каждом-м сумматоре 2 ( 1,)-го арифметическогоблока 1 реализуется выражение (11), Зфна вькоде сумматора 2 образуется зна- чение рвзрядного вектора, вна вькоде переносе старшего разряда егообразуется значение 3 -го разряда ОФискомого вектора О , , поступакацее эз нв ь -й рвэряд (1) -й вькодной шины, и на первый 1;,;. второй 318е., Д( фч,; входы (6 +1)-го разряда соответственно ( () -1), ( 1+1)(ф,) и ( ( +1,)-го арифмети еских блоков 1 . И наконец, в К-м сумматоре 2 ()-го арифметического блока 1 реализуется выражение (11), в на выходе переноса сгвршего разряда его по...