Вероятностное устройство для решения уравнения лапласа

(71) Казанский ордного Знамени и ордцов авиацион.ый инполева% Ьй щй Ьф Я ТВЕННО КОМИТЕТ СССРМ ИЗОБРЕТЕНИЙ И ОТНРЫТЮ ОПИСАНИЕК АВТОРСКОМУ СВИД(5 )(57) 1.ВЕРОЯТНОСТНОЕ УСТРОЙСТВОДЛЯ РЕШЕНИЯ УРАВНЕНИЯ ЛАПЛАСА, содер-жащее триггер, прямой выход которогоподключен к первому входу первогоэлемента И, выход которого соединенс управляющим входом блока памяти ипервым входом второго элемента И,выход которого подключен к первомувходу первого элемента ИЛИ, второйвход которого объединен с первымуправляющим входом накапливающегосумматора и подключен к выходу окон"чания считывания блока памяти, информационный выход которого является информационным выходом устройстваи соединен с информационным входомпервого регистра, информационный выход которого подключен к информационному входу накапливающего сумматора,информационный выход первого регистра объединен с информационным входомустройства и подключен к информационному входу блока памяти, разряды адресного входа которого соединены соответственно с выходами элементов Ипервой группы, первые входы которых соединены соответственно с разрядами информационного выхода регистраблуждания, разряды информационноговхода которого соединены соответственно с выходами элементов И второйгруппы, первые входы которых соединены соответственно с выходами первой группы блока обхода области, выход которого является выходом концасчета устройства и подключен к входу установки в ноль триггера, .входустановки в единицу которого является входом запуска устройства иобъединен с первым входом блока обхода области и первым входом второгоэлемента ИЛИ, второй вход которогообъединен со счетным входом счетчикаи подключен к выходу старшего разряда первого регистра, вход установки двух младших разрядов которогообъединены с входом элемента задержки и подключен к выходу переполненисчетчика, выход второго элементаИЛИ соединен с вторыми входамиэлементов И второй группы, генератор тактовых импульсов, выход которо.го соединен с вторым входом первогоэлемента И, информационным выходомвторого, третьего и четвертого регистров соединены с первыми входамисоответственно первого, второго итретьего блоков сравнения, выходы кОторых подключены соответственно кпервому, второму и третьему входамтретьего элемента И, выход которогосоединен с входом элемента НЕ и вторымвходом второго элемента И, второйвход блока обхода области являетсявходом установки максимальных координат устройства, информационные .входывторого, третьего и четвертого реги 1091172пнсно нал ППП "Патент", г. Ужгород, ул, Проектная 1(Жникааказ 3082/46 Тираж 699 ВНИИПИ Государственного коми по делам изобретений и о 113035, Москва, )К, Раушсстров образуют соответстьенно первый, второй и третий входы установки границ устройства, вероятностный преобразователь, который содержит регистр, три узла сравнения, элемент НЕ, шесть элементов И и генератор случайных чисел, выход которого подключен к первым входам первого, второго и третьего узлов сравнения, вторые входы которых подключены соответственно к разрядам информационного вы.хода регистра, информационный вход которого является входом задания закона распределения устройства, выход первого узла сравнения соединен с входом элемента НЕ и инверсным входом первого элемента И, выход второго узла сравнения соединен с прямым входом первого элемента И и инверсным входом второго элемента И, выход третье.го узла сравнения подключен к прямому входу второго элемента И и перво.му входу третьего элемента И,выходы элемента НЕ, первого и второго элементов И соединены с первыми входами соответственно четвертого, пятого и шестого элементов И, вторые входы третьего, четвертого, пятого, шестого элементов И и генератораГслучайных чисел вероятностного преобразователя объединены и подключены к выходу первого элемента ИЛИ, а выходы третьего, :четвертого, пятого и шестого элементов И вероятностного преобразователя соединены с вторыми входами соответ- ственно первого, второго и третьего блоков сравнения и первым входом четвертого блока сравнения, выход которого подключен к четвертому входу третьего элемента И, о т л и ч а ющ е е с я тем, Фто, с целью повышения быстродействия, в него введены первый и второй дешифраторы, пятый регистр, регистр гравиц, комМутатор, третий, четвертый и пятый элементы ИЛИ, третья группа элементов И, сУмматор по модулю два и регистр числа испытаний, разряды информационного выхода которого соединены с первыми входами соответствующих элементов И третьей группы, выходы которых соединены соответственно с входами разрядов счетчика, вы" ход переполнения которого подключен к второму управляющему входу накапливающеГо сумматора и первому входу третьего элемента ИЛИ, второй вход ,которого объединен с входом обнуления регистра границ и первым входом блока обхода области, выходы второй группы которого соединены соответственно с входами группы первого дешифратора, выход которого подключен к информационному входу регистра границ, информационный выход которого соединен с первым входом компаратора, выход которого подключен к первому входу четвертого элемента ИЛИ, выход которого соединен свходом разрешения считывания блока памяти и первым входом пятого элемента ИЛИ, выход которого подключен к ,вторым входам элементов И второй груп" пы, выход элемента задержки соединен с входом разрешения записи блока п,1 мяти, вторым входом пятого. элемента ИЛИ и третьим входом блока обхода области, четвертый вход которого объединен с третьим входом третьего элемента ИЛИ и подключен к:выходу сумматора по модулю два, первый и второй входы которого соединены с выходами соответственно двух старших разрядов первого регистра, выход третьего элемента ИЛИ соединен с вторыми входами элементов И третьей группы, выход элемента НЕподключен к второму входу четверто- го элемента ИЛИ, второй вход четвертого блока сравнения подключен книформационному выходу пятого регистра, информационный вход которого является четвертым входом установкиграниц устройства, выходы третьего,четвертого, пятого и шестого элементов И вероятностного преобразователя соединены соответственно свходами группы второго дешифратора, выход которого подключен к второму входу компаратора, а инфор- фмационный вход регистра числа испытаний является входом установки числа испытаний устройства,Устр(Яство по п. 1, о т л ич а ю щ е е с я тем, что блок обхода области содержит регистр первойи второй координаты, первый и второй узлы сравнений, первый и второйформирователи импульсов, первый и второй счетчики , первый , второй и третий элементы ИЛИ, первый, второй, третий и четвертый элементы задержки, группу элементов И, выходы которых являются второй группой выходов блока, разряды информационных вы ходов первого и второго регистров являются первой группой выходов бло109172 ка, соединены с первыми входами соответствующих элементов И группы иподключены к первым входам соответственно первого и второго узлов сравнения, вторые входы .которых соединены с информацн "ными входами регистров соответственно первой и второйкоординаты, информационные выходыкоторых объединены и являются вторымивходами блока, выход первого узласравнения соединен с входом первогоформирователя импульсов, выход которого подключен к первому входу первогоэлемента ИЛИ, выход которого соединен со счетным входом первого счетчика, выход переполнения которого является выходом блока, выход второгоузла сравнения соединен с входом второго формирователя импульсов, выход Изобретение относится к вычислительной технике и может быть использовано для решения уравненияЛапласа, аппроксимированного конеч 5но-разностными уравнениями.Известно устройство обхода области, содержащее элементы задержки, логические элементы, регистры, соединенные с первыми входами схем Осравнения, счетчики, выходы которыхподключены ко вторым входам схемсравнения и являются выходами устрой.ства. Это устройство является одним из блоков вероятностных устройств для решения конечно-раэностных уравнений и позволяет эффективно решать краевые задачиИ .Недостатком данного устройства является низкая эффективность применения его в известных вероятностных устройствах для реыения уравнения Лапласа,Наибопее близким по технической сущности к предлагаемому является рероятностное устройство для решения уравнения Лапласа, содержащее блок оперативной памяти, блок постоянной памяти, управляемый вероятностный (1-и)-полюсник генератор тактовыхУ30 импульсов, блок вычисления требуемого числа испытаний, суммирующий и ус -которого соединен с вторыми входами элементов И группы и входом первогоэлемента задержки, выход которого под" ключен к второму входу первого элемента ИЛИ и первому входу второго элемента ИЛИ, выход которого соединенс установочным входом второго счетчика, счетный вход которого подключенк выходу третьего элемента ИЛИ,первый и второй входы которого соединены с выходами соответственновторого и третьего элементов задержки, входы которых являются соответственно третьим и четвертым входамиблока, а второй выход второго элемента ИЛИ, третий вход первого элемента ИЛИ и установочный вход первого регистра объединены и являютсяпервым входом блока. редняющий блок, управляеььй счетчик,блок обхода области, регистр блуждания, регистр информации, триггер,переключатель, три регистра, две схемы сравнения, счетчик минимальнойординаты , шесть элементов И, дваэлемента ИЛИ, элемент НЕ и элементзадержки, причем единичный вход триггера соединен с пусковым входом устройства, с третьим входом первогоэлемента ИЛИ и с первым входом блокаобхода области, а нулевой вход - спервым выходом блока обхода области и выходом окончания счета устройства, второй вход блока обхода области подключен к входу установки начального адреса устройства, а третий вход - к входу признака регистра информации, к второму входу третьего элемента И, к выходу переполнения управляемого счетчика, к входу элемента задержки и к входу переключателя, выход которого соединен с входом сброса триггера, вы"ход триггера соединен с первым входом первого элемента И, к второмувходу которого подключен генератортактовых импульсов, выход первогоэлемента И соединен с входом тактовых импульсов блока оперативной памяти и с первым входом четвертого зле 109172мента И, вход блока пгстоянной памяти соединен с входом установки закона распределения устройства, авыход - с вторым входом управляемоговероятностного (1-п)-полюсника, первый вход которого соединен с входомустановки разрядности области устройства, выход управляемого вероятностного (1-и)-полюсника соединен свторым входом регистра блуждания,второй выход обхода области соединен с первым входом второго элемента И, выход которого соединен спервым входом регистра блуждания,второй вход которого элемента И со.единен с выходом первого элементаИЛИ, второй вход которого соединен с выходом элемента задержки,первый вход первого элемента ИЛИ соединен с выходом признака узла регистра информации и со счетным входомуправляемого счетчика, вторые входи выход которого соединен соответственно с выходом и вторым входом блока вычисления требуемого числа испыта.ний, первый вход блока вычисления требуемого числа испытаний соединен спервым выходом суммирующего и усреднящего блока, а третий вход соединен с.входом установки степени точности устройства, первые вход и выход оперативной памяти являются соответственно информационными входоми выходом устройства, а вторые входи выход соединены соответственно спервыми выходом .и входом регистраинформации, второй выход которого соединен с входом суммирующего и усредняющего блока, второй выход суммирующего и усредняющего блока соединен ос первым входом третьего элемента,выход которого соединен с вторым входом регистра информации, третий выход блока обхода области соединен спервым входом первой схемы сравнения,воход которой соединен со счетнымвходом счетчика минимальной ординаты,группа выходов регистра блужданиясоединена с вторыми входами вторыхсхем сравнения и с группой входовшестого элемента И, выход которогосоединен с третьим:входом блока оперативной памяти, третий выход блокаоперативной памяти соединен с вторымвходом второго элемента ИЛИ, выходкоторого соединен с третьим, входомуправляемого вероятностного (1-и)-полюсника, второй вход четвертогоэлемента И соединен с,выходом пятого элемента И и с входом элементаНЕ, а выход соединен с первым входомвтррого элемента ИЛИ, первые входыпервого, второго и третьего регистров и счетчика минимальной ординатысоединены с группой входов установки границ вписанного прямоугольника устройства, а их выходы соединены с первыми входами вторых схемсравнения, второй вход первой схемы сравнения соединен с выходомсчетчика минимальной .ординаты, выходы вторых схем сравнения соединены с входами пятого элемента И, выход элемента НЕ соединен с входомшестого элемента И 2.В прототипе в процессе решенияэдачи осуществляется последовательное сокращение размерности исследуе 20 мой области, При этом реализуетсяпострочный обход узлов сеточной области, начиная с минимальной строки узлов и кончая максимальной строкой, что существенно увеличивает вре"25 мя решения задачи и снижает быстродействие решения.Цепь изобретения - повышение быстродействия (при решении уравнения Лапласа во всех узлах исследуемой сеточ 30 ной области),Поставленная цель достигаетсятем, что вероятностное устройстводля решения уравнения Лапласа, содержащее триггер, прямой выход. которогоподключен к первому входу первогоэлемента И, выход которого соединен суправляющим входом блока памяти ипервым входом второго элемента И,выход которого подключен к первому входу4 р первого элемента ИЛИ, второй входкоторого объединен с первым управля",ющим входом накапливающего сумматораи подключен к выходу окончания считы"вання блока памяти, информационныйвыход которого является информационным,выходом устройства и соединен синформационным входом первого регистра, информационный выход которого подключен к информационному входу накапливающего сумматора, информационный выход первого регистра объединенс информационным входом устройстваи подключен к информационному входублока памяти, разряды адресного входа которого соединены соответственно55с выходами элементов И первой группы, первые входы которых соединенысоответственно с разрядами информационного выхода регистра блуждания,разряды информационного входа которого соединены соответственно с выходами элементов И второй группы, первые входы которых соединены соответственно с выходами первой группы 5 блока обхода об ти, выход которого является выходом конца счета устройства и подключен к входу установки в ноль триггера, вход установки в единицу которого является выходом запуска устройства и объединен с пер-: вым входом блока обхода области и первым входом второго элемента ИЛИ, второй вход которого объединен со счетным входом счетчика и подключен 15к выходу старшего разряда первого регистра, вход установки двух младших разрядов которого объединен с входом элемента задержки и подключен к выходу переполнения счетчика, 20 выход второго элемента ИЛИ соединен с вторыми входами элементов И второй группы, генератор тактовых импульсов, выход которого соединен с вторым входом первого элемента И, 25 информационные выходы второго, третьего и четвертого регистров соединены с первыми входами соответственно первого, второго и третьего блоков сравнения, выходы которых под 30 ключены соответственно к первому, второму и третьему входам третьего элемента И, выход которого соединен с входом элемента НЕ и вторым входом второго элемента И, второй вход блока обхода области является входом установки максимальных координат устройства, информационные входы второго, третьего и четвертого регистров образуют соответственно первый, второй и третий входы установки границ устройства, вероятностный преобразователь, который содержит регистр, три узла сравнения, элемент НЕ, шесть элементов И и генератор случайных чисел, выход которого подключен к первым входам первого, второго и третьего узлов сравнения,вторые входы которпс подключены соответственно к разрядам информационного выхода регистра, информационный вход 50 которого является входом задания закона распределения устройства, вы-, ход первого узла сравнения соединен с входом элемента НЕ и инверсным входом первого элемента И, выход 55 второго узла сравнения соединен с прямым входом первого элемента И и инверсным входом второго элемента И, выход третьего узла сравненияподключен к прямому входу второгоэлемента И и первому входу третьего элемента И, выходы элемента НЕпервого и второго элементов И соединены с первыми входами соответственно четвертого, пятого и шестого элементов И., вторые входы третьего,четвертого, пятого и шестого элементовИ и вторые входы третьего, четвертого, пятого и шестого элемента н генератора случайных чисел вероятностного преобразователя объединены иподключены к выходу первого элементаИЛИ, а выходы третьего, четвертого,пятого и шестого элементов И вероятностного преобразователя соединены с вторыми входами соответственнопервого, второго и третьего блоковсравнения и первым входом четвертогоблока сравнения, выход которого подключен к четвертому входу третьегоэлемента И, введены первый и второйдешифраторы, пятый регистр, регистрграниц, компаратор, третий, четвертыйи пятый элементы ИЛИ, третья группаэлементов И, сумматор по модулюдва и регистр числа испытаний, разряды информационного выхода которогосоединены с первыми входами соответствующих элементов И третьейгруппы, выходы которых соединенысоответственно с входами разрядовсчетчика, выход переполнения которого подключен к второму управляющему входу накапливающего сумматора ипервому входу третьего элемента ИЛИ,второй вход которого объединен свходом обнуления регистра границ ипервым входом блока обхода области,выходы второй группы которого соединены соответственно с входами группы первого дешифратора, выход которого подключен к информационному входурегистра границ, информационный выход которого соединен с .первым входом компаратора, выход которого подключен к первому входу четвертогоэлемента ИЛИ, выход которого соединен с входом разрешения считыванияблока памяти и первым входом пятогоэлемента ИЛИ, выход которого соединен с вторым входом:элементов И второй группы, выход элемента задержкисоединен с входом разрешения считывания записи блока памяти, вторымвходом пятого элемента ИЛИ и третьим входом блока обхода области,четвертый вход которого объединен с35 Блок обхода области 9 (фиг.2) содержит регистр 39 первой координаты, узел 40 сравнения, счетчик 41 (первой координаты),группа элементов И 42, формирователь 43 импульсов, элемент ИЛИ 44, элемент 45 задержки, формироватепь 46 импульсов, элетретьим входом третьего элементаИЛИ и подключен к выходу сумматорапо модулю два, первый и второй входы которого соединены с выходами состветственно двух старших разрядовпервого регистра, выход третьегоэлемента ИЛИ соединен с вторыми входами элементов И третьей группы,выход элемента НЕ подключен к второму входу четвертого элемента ИЛИ, 1 Овторой вход четвертого блока сравнения подключен к информационномувыходу пятого регистра, информационный вход которого является четвертым входом установки границ устройства, выходы третьего, четвертого,пятого и шестого элементов И вероятностного преобразователя соединенысоответсжеино с входами группывторого дешифратора, выход которого подключен к второму входу компаратора, а информационный вход регистра числа испытаний является выходом установки числа испытаний устройства, 25Блок обхода области содержитрегистр первой и второй координа -ты, первый и второй узлы сравнения,первый и второй формирователи импульсов, первый и второй счетчики, первый, второй и третий элементы ИЛИ, первый, второй, третий и четвертый элементы задержки группы элементов И, выходы которых являются второй группой выходов блока, разряды информационных выходов первого ич второго регистров являются первои группой выходов блока, соединены с первыми входами соответствующих элементов И группы и подключены к первымо входам соответственно первого и вто рого узлов сравнения, вторые входы которых соединены с информационными выходами регистров соответственно первой и второй координаты, информатуонные выходы которых объединены и являются вторыми входами блока,выход первого узла сравнения соединен с входом первого формирователя импульсов, выход которого соединен со50 счетным входом первого счетчика,выход переполнения которого является выходом блока, выход второго узла сравнения соединен с входом второгофорф мирователя импульсов, выход которо 55 го соединен с вторыми входами элементов И группы и входом первого элемента задержки, выход которого подключен к второму входу первого эле. мента ИЛИ и первому входу второгоэлемента ИЛИ, выход которого соединен с установочным входом второгосчетчика, счетный вход которого подключен к выходу третьего элементаИЛИ, первый и второй входы которогосоединены с выходами соответственновторого и третьего элементов задержки, входы которых соответственно являются третьим и четвертым входамиблока, а второй выход второго элемента ИЛИ, третий вход первого элемента ИЛИ и установочный вход первогорегистра объединены и являются первымвходом блока,На фиг. приведена функциональнаясхема вероятностного устройства длярг пения уравнения Лапласа; на фиг.2 блок обхода области, функциональнаясхема; на фиг.З - вероятностный преобразователь, функциональная схема;на фиг,4 - исследуемая сеточная область, пример.Устройство имеет вход 1 запуска, триггер 2, элемент И Э, генератор4 тактовых импульсов, выход 5 концасчета устройства, элемент И 6, вход.7 задания закона распределения устройства, вход 8 установки максимальных координат (исследуемой области)устройства, блок 9 обхода области,группа элементов И 10, регистр 11блуждания, вероятностный преобразователь 12, элемент ИЛИ 1 З,вход 14устройства установки границ (прямоугольника вписанного в исследуемуюобласть), дешифратор 15,регистр 16границ, регистры 17 - 17, компара-тор 18 дешифратор 19, блоки 20 - 20 фсравнения, элемент ИЛИ 21, элементНЕ 22,. элемент ИЛИ 23, элемент 24 И,группа элементов И 25, вход 26 уста-новки (требуемого) числа испытанийустройства, информационные вход 27и выход 28 устройства, блок 29 памяти, регистр 30 числа испытаний, регистр 31, накапливающий сумматор32, группа элементов 33, счетчик 34,элемент ИЛИ 35, сумматор 36 по.модулю два, элемент ИЛИ 37, элемент задержки 38.(фиг.3) содержит регистр 55, генератор 56 случайных чисел 57 - 57 (уэ Э чы сравнения), элемент НЕ 58, элементы И 591-592 и 60- 602.ФОНазначение блоков устройства следующее.Триггер 2 предназначен для управления началом и окончанием счета, генератор 4 тактовых импульсов зада ет временную сетку работы устройства, блок 9 обхода области реализует последовательный обход узлов сеточной области по строкам, при этом каждая строка узлов делит область 20 на равные подобласти, регистр 11 блуждания вычисляет координаты текущих узлов траектории случайного блуждания по исходным координатам стартового узла и сигналом прираще ний; вероятностный преобразователь 12 предназначен для выработки приращений траектории случайного блуждания в соответствии с заданным законом распределения вероятностей З 0 перехода, дешифратор 5 предназначен для выделения граничных строк узлов исследуемой области, регистр 16 границ запоминает граничные строки узлов исследуемой области; регистры 17 предназначены для хранения границ прямоугольника, вписанного в исследуемую область, компаратор 18 определяет момент выхода траектории случайного блуждания на одну из граничных строк; дешифратор 19 выделяет текущую строку траектории случайного блуждания, блоки 20 сравнения определяют момент выхода тра.ектории случайного блуждания на границу вписанного в исследуемую область прямоугольника, регистр 30 числа испытаний хранит требуемое число испытаний для узлов исследуемой области, регистр 31 предназначен для орга 50 ниэации обмена анализируемой и результирующей информации по виду информации, заносимой в регистр информации, все его разряды можно разделить на две зоны: содержимое первой ээны определяет значение функции для ана лизируемого узла, содержимое второй зоны определяет признак внешнего, граничного или внутреннего узла сеточной области ; накапливающий сумматор 32 предназначен для определениязначения функции в стартовом узле,счетчик 34 обеспечивает построениетребуемого числа траекторий из стартового узла.Устройство работает следуюшим образом.По информационному входу 27 устройства в блок 29 памяти заноситсяинформация о граничных значенияхфункции и признаках в узлах сеточной области, по входу 7 задания закона распределения устройства заносится функция распределения вероятностей переходов в вероятностный преобразователь 12, по входу 8 установки границ внешнего прямоугольникаустройства заносятся координаты границ прямоугольника, описанного вокруг исследуемой области (Х 7 ) вттохблок 9 обхода области, по входу 14установки границ внутреннего прямоугольника устройства заносятся координаты границ прямоугольника вписанного в исследуемую область18 по входу 26 установки числа иснытаний устройства заносится требуемое число испытаний для исследуемыхузлов сеточной области в регистр 31числа испытаний,По сигналу на входе 1 устройства триггер 2 устанавливается в единичное состояние, блок 9 обхода области устанавливает координаты стартового узла, регистр 6 границ устанавливается в нулевое состояние.Сигнал с единичного выхода триггера 2 открывает элемент И 3, черезкоторый проходят тактовые импульсы на блоки устройства. Пусковойсигнал поступает на вход элементаИЛИ 37 и на вход четвертого элемента ИЛИ 35. Сигнал с выхода элементаИЛИ 35 открывает группу элементовИ 33 и требуемое число испытаний(траекторий случайного блуждания) изрегистра 30 числа испытаний поступает на установочный вход 34 счетчикаСигнал с выхода элемента ИЛИ 37 открывает первую группу элементов И 10 икоординаты стартового узла из блока9 обхода области заносятся в регистр1 блуждания, которые затем поступают на входы блоков 20 сравнения,на другие входы последних поступаюткоординаты вписанного в сеточную область прямоугольника, Если координа 109172 12ты стартового узла находятся вневписанного прямоугольника и внутриисследуемой области (код признака"00"), то хотя бы на одном блокесравнения 20 - 20 появится нулевой 5сигнал, который поступает по одномуиз входов на элемент И 24. Нулевойсигнал с выхода элемента И 24 закрывает элемент И 6, проходя черезэлемент НЕ 22 и элементы ИЛИ 21 иИЛИ 23, открывает группу элементовИ 25. Сигнал с выхода элементаИЛИ 21 поступает на вход блока 29памяти (сигнал чтение). Координатыстартового узла с регистра 11 блуждания через открытую группу элементов И 25 поступают на адресныйвход блока 29 памяти. По тактовымсигналам, поступающим по входублока 29 оперативной памяти, происходит цикл чтения информации по адресу стартового узла, Информацияоб анализируемом узле из блока 29памяти считывается в регистр 31 информации. По окончании цикла считывания на выходе блока 29 памяти появляется сигнал идентификации,поступающий на вход 32 накапливающегосумматора и на вход первого элементаИЛИ 13, По этому сигналу в накапливающем сумматоре 32 осуществляетсясуммирование значения функции в анализируемом узле с предыдущим результатом, Сигнал с выхода элемента ИЛИ 13 поступает на вход вероятно 35 стного преобразователя 12. На выходе последнего в соответствии с законом распределения вероятностей перехода появляется сигнал приращения, который поступает на вход регистра 11 блуждания, где образуются40 координаты следующего узла травктории случайного блуждания . Эти координаты вновь поступают на блоки 20 сравнения и далее процесс повторяется.45Если текущий узел траектории находится внутри;прямоугольника вписанного в исследуемую область, то на выходах блоков 20 сравнения фиксируются единичные сигналы, а значит и на выходе элемента И 24 появляется единичжм сигнал. Этот сигнал, проходя через элемент НЕ 22, элементы ИЛИ 21 и ИЛИ 23, закрывает группу элементов И 25 запрещая считывание информацииУ55 иэ блока 29 памяти, и открывает элемент Й 6. Тактовый импульс с выхода элемента И 3 проходит через элемент И 6 и первый ИЛИ 13 на вход вероятностного преобразователя 12, на выходе которого появляется очереднойсигнал приращения и т.д.Если очередной узел траекториислучайного блуждания является граничным (код признака узла " 1"),то единичный сигнал с последнего разряца регистра 31 поступает на счетныйвход счетчика 34, увеличивая его содержимое на единицу, и на вход элемента ИЛИ 37. Одновременно граничноезначение функции в накапливающемсумматоре 32 суммируется с его предыдущим результатом. Единичный сигнал свыхода элемента ИЛИ 37 поступает нагруппу элементов И 10,Координаты стартового узла из блока 9 обхода областивновь поступают на регистр блуждания 11 и далее процесс повторяется.После построения требуемого числатраекторий из стартового узла на выходе счетчика 34 устанавливается сиг"нал переполнения, который разрешаетперенос значения функции из накапливающего сумматора 32 в регистр 31;в последние два разряда регистра .информации 31 заносит код "11" (признак граничного узла); проходя черезэлемент ИЛИ 35 на вход элемента И 33,разрешает занести требуемое число испытаний из регистра 30 числа испытаний в счетчик 34; поступает на элемент задержки 38, который задерживаетсигнал переполнения на время, неабходимое для пересылки координатстартового узла из блока 9 обходаобласти в регистр 11 блуждания посигналу с последнего разряда регистра 31, проходящего через элементИЛИ 37 на второй вход группы элементов И 10.Сигнал с выхода элемента 38 за-держки поступает на вход блока 39памяти (сигнал "Запись" ); на входэлемента ИЛИ 23, разрешая переноскоординат стартового узла с регистра11 блуждания на адресные входы блока29 памяти; на вход блока 9 обхода области, инициируя сигнал запроса накоординаты следующего стартового узла.По тактовым сигналам, поступающимпо входу блока 29 памяти, осуществляется цикл записи информации из регистра 31 по адресу стартового узла,По окончании цикла записи на выходеблока 9 обхода области появляютсякоординаты стартового узла, которыечерез открытую группу элементовИ 1 О поступают на регистр 11 блуж35 дания, Сигналы идентификации с выхода блока 29 оперативной памяти черезэлемент ИЛИ 13 поступает на вход версятностного преобразователя 12,гдеформируется сигнал приращения для 5очередного узла траектории. Начинается процесс вычисления функции дляследующего стартового узла,Если очередной стартовый узел является внешним по отношению к иссле дуемой области (код признака "01"),.то сигналы с выходов последнихдвухразрядов регистра 3 информации поступают на входы сумматора 36по модулю два. На его выходе образуется единичный сигнал, который поступает на второй вход блока 9 обходаобласти и выдает запрос на координаты следующего стартового узла. Одновременно этот сигнал поступает на 20вход элемента ИЛИ 34 и разрешает установку требуемого числа испытанийиз регистра 30 числа испытаний в уп-.равляемый счетчик 34.Блок 9 обхода области (фиг.2) 25осуществляет построчный обход узловсеточной области, при этом каждаяочередная строка узлов делит исследуемую область на примерно равныеподобласти (например, как показано 30на фиг.4, по оси У), В В дальнейшемпосле решения задачи в узлах однойстроки последняя становится граничной, Перед переходом на следующуюстроку узлов ордината предыдущей(граничной) строки с выхода блока 9обхода области поступает на дешифратор 15, На одном из выходов дешифратора 15 фиксируется состояние"Граничная строка", которое затемзапоминается в соответствующем установочном триггере регистра 16 границ. Группа выходов регистра 16 границ связана с группой входов компа- .ратора 18, на другую группу входов 45которого поступает сигнал с группывыходов дешифратора 19,При построении траектории случайного блуждания ордьната узла с регистра 1 блуждания поступает на вход дешифратора 19, На одном из выходов дешифратора 19 появляется сигнал, который поступает на один из входов компаратора 18, Если единичный сигнал одного из выходов дешифратора 19 совпадает с одним из единичных состояний "Граничная строка" регистра 16 границ, то на выходе компаратора 18 появляется единичный сигнал, который фиксирует момент выхода траекчэрии на границу. Этот сигнал поступает на вход, элемента ИЛИ 21, сигнал с выхода которого поступает на вход блока 29 памяти (сигнал "Чтение" ) и на вход элемента ИЛИ 23, разрешая перенос координат с регистра 11 блуждания через группу элементов И 25 на адресные входы блока 29 памяти, Происходит считывание информации и далее повторяется процесс построения следующей траектории случайного блуждания.После обхода всех узлов исследуемой сеточной области .на первом выходе блока 9 обхода области появляется единичный сигнал, который сбрасывает триггер 2 в нулевое состояние и поступает на выход 5 сигнал "Конец счета". Результирующая информация из блока 29 памяти поступает на информационный выход 28 устройства.Вероятностное устройство выгодно отличается от прототипа, так как , наряду с быстрым построением траектории случайного блуждания в нем реализуется эффективный обход узлов сеточной области. Последовательное рассечение исследуемой области на подобласти сужает на границах подобластей диапазон изменения значений гра-. ничных функций, что в свою очередь уменьшает среднюю длину траектории и дисперсию измеряемой случайной величины в стартовых узлах области и уменьшает общее время решения задачи в среднем в 1 К раз, где К - число узлов исследуемой области.