Устройство для решения дифференциальных уравнений

(21 (22 (46 ЕШЕНИЯ ДИФФЕРЕН к цифровойстройствами может итс оделирования к ньгх реш епа ния диффе стных пр повьпп ен ий. Потения тельство СС7/32, 1976льство СССР15328, 19 ается тем, что лок 1 ввода-выия, буферные 3 4 Ьа ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ СВИДЕТЕЛЬСТВ(7 1) Институт проблемв энергетике АН УССР(54) УСТРОЙСТВО ДЛЯ Р ЦИАЛЬНЫХ УРАВНЕНИЙ (57) Изобретение отно вычислительной техник обработки цифровых да быть использовано для ренциальных уравнений изводных, Цель иэобре ние точности решения тавленная цель достиг устройство содержит б вода, блок 2 управленра- реаисщр порядкаРК- Регистр константыуР- узел поющей- узел упра 5 ленияр 1 - мантисса исходноъо числар -порядок исходного числац-показатель степени гдля данногоюодуля т/3 -наиенавель прео 5 разо 5 аннаго числаЧ - цислцщель пео 5 развбаннвго числам 1. 1-остаток ов деленияФ 8.8операнда операнда оеа резул вата чини Фиг,У В - уЗел паидщи Р 00 - реацсвр пербои Р 80 - Регасвр бщорого РЧр - регистр цасвичн РР- регисщр резула 1,/, К - инденсь - счеГп и -размер мащрииы1322308 шего нод ло его нодуля а о лолиодическонсгпа летииа Фиодуларнондслаолелииврицы оорааицхдулейлопвношениюдулюй ооюииии цифро 6он иредсааоленциющев целое числолодв Составитель В.СмирноТехред Л.Олийнык актор Е.Папп ректор Г.Решетни каз 28 б 7/47 Тираж 672 ВНИИПИ Государственного коми по делам изобретений и отк 13035, Москва, Ж, Раушская н13223 регистры 3, -Зр первой группы, блоки 4,-4 преобразования данных, буферные регистры 5 з -5 второй группы, решаощие блоки 6,-6, блок 7 буферньзх регистров, блок 8 преобразования результата, буферный регистр 9, Иовы 08щение точности решения дифференциальных уравнений без понижения производительности устройства обеспечивается путем распараллеливания вычислительного процесса и использования модулярной арифметики. 10 ил,Изобретение относится к цифровойвычгспитепьной технике, и имено кус т р ос т В ам дл 5 о б 3 а 6 О т ки и Фр о зз ыхданных, и может быть использовано дпярецс ния дифференциальных ураззненийв частных производных,Иепь изобретения - повышенв точности решения уравнений,На фиг. 1 представлена структурная схема устройства, на Фиг2 - схе ма бзока управления; на фиг, 3 - схеа буферного регистра; на Фззг.схема блока преобразования дазных, наР иг, 5 - схема решающего 6 поз;а; наФи . 6 - схема блока буферных регистров; на Фиг. 7 - схема блока преобрдоз;1 нз 5 рс зупьтатз л лзг8 - алггзрззти работы блока з(реобразовапиядалнь;:; нз Фиг, 9 - ;лгорит раоотыр щающг го бззока, на фиг, 10 - апгоритм р;боты блока преобраэовгпгия ре.зупьтат.Устройство дпя реше:зия дифференциальных ураввени содержит блок 1 гзгзода-ззьвода, блок 2 управззенюг, буФс рныс регззс гры 3, -Зпервой группы, 6 чоки 4, -4 преобразования данных, буферные регистры 5,-5второй группы, решаюга блоки 6, -6 , блок 7 6 уферных регистров, блок 8 преобразования результата, буФерный регистр 9, второй и третий выходы 10 и 11 блока управпенггя входы 12 в 1, запалил режима блока 2 упрагпеия, первый и второй управляющие входы 35 13 и 14, первый управляющий и первый и.Формационный входы 15 и 16 блока преобразогзания данных, выход 17 сопротззгзп нзгз информации, вход 18 записи, информационный вход 19 буферного регззстра второй группы, информационый вход 20, управпязпщий вход 1, псрвый управляющий выход 22, первый ззФор;гационныз выход 23, второй упраззп-,кцз: ззыхоц 2 з, второй информа 2ционный выход 25 решающего блока, информационный выход 26, вход 27 считывания, вход 28 выбора блока буферных регистров, с второго по (р+2)-1 управляющие входы 29, -29, первый информационный выход 30, второй информационный выход 31, первы управляющийвход 32 блока преобразования результата, вход 33 выбора, вход 34 считывания, информационный выход 35 буферного регистра.Блок 2 управления содержит дешифраторы 36, -36 адреса, узел 37 памяти, первую и вторую группы ключей38, регистр 39 адреса, регистр 40команд, счетчик 41 команд, дешифратор42 команд, регистр 43, узел 44 управления. Узел 44 управления может бытьвыполнен по известной схеме. Буферный регистр 3 первой группы содержитрегистр 45, первую и вторую группы ключей 46, элемент И 47, дешифратор адреса 48,Блок 4 преобразования данных содержит узел 49 управления, регистр 50 порядка, дешифратор 51 команд, счетчик 52 команд, сумматор 53, регистр 54 команд, регистр 55 адреса, регистр 56 константы, группу ключей 57, дешифратор 58 адреса, узел 59 памяти, Узел 49 управления может быть выполнен по известной схеме.Решающий блок 6 содержит регистр 60 результата, узел 61 управления, второй регистр 62, первый регистр 63, дешифратор 64 команд, счетчик 65 команд, сумматор 66, регистр 67 команд, регистр 68 адреса, третий регистр 69, первую и вторую группы ключей 70, дешифратор 71 адреса, узел 72 памяти. Узел 61 управления может быть выполнен по известной схеме.Блок 7 буферных регистров содержит группы ключей 73,-73 Р, регистры 74, -3 132274 элементы И 75-75 Р дешифраторы76,-76 адреса.,Блок 8 преобразования результатасодержит узел 77 управления, регистр78 коэффициента, регистр 79 старшегомодуля, дешифратор 80 команд, счетчик81 команд, сумматор 82, регистр 83команд, регистр 84 адреса, регистр85 младшего модуля, две группы ключей86, дешифратор 87 адреса, узел 88памяти, Узел 77 управления можетбыть выполнен по известной схеме,Устройство работает следующим образом.В исходном состоянии устройствоподготовлено к работе, т.е. в узлах37 памяти блока 2 управления 59, -59блоков 4 преобразования данных, 72, -72 решающих блоков 6, 88,-88 Р блоков8 преобразования результата записаныуправляющие и обрабатывающие программы.Рассмотрим работу устройства напримере одномерного уравнения теплопроводности заданного в области П = 0х1, 0 с С Т и удовлетворяющего начальному условию 3(х 0) = (х) 0х1 Введя в области 0 разностную сетку и заменив производные разностными отношениями, получим систему линейных алгебраических уравнений 45 Полученную систему уравнений необходимо решать на каждом временном1слое (3 = 1,2,,и ). Такая система может решаться, например, методомКраута.Алгоритм решения задачи включаетследующие этапы: загрузка исходныхданных, представленных в формат сплавающей запятой, из блока 2 управления через буферные регистры 3, -3в блбки 4,-4 Р преобразованных данных;преобразование исходных данных в блоках 4 -4 в рационально-модулярное1представление (рационально-модулярная арифметика представляется в виде дробей, а их числители и знаменатели - в модулярном представлении,которое сочетает в себе достоинстваобеих арифметик: отсутствие ошибококругления, наличие операций с целыми числами и, как следствие, высокоебыстродействие), пересылка преобразованных исходных данных из блоков4 -4 преобразования через буферныерегистры 5 -5 в решающие блоки16, -6; вычисление системы линейныхалгебраических уравнений в решающихблоках 6 -6,на примере метода Краута, пересылка полученных результатовиз решающих блоков 6, -6 через блок7 буферных регистров в блок 8 преобразования результата, в котором осуществляется преобразование чисел израционально-модулярного представления в формат с плавающей точкой; пересылка результата решения в исходномпредставлении иэ блока 8 преобразования результата через блок 9 в блокуправления 2 с последующим выводомв блок 1,Для реализации описанного алгоритма блок 2 управления вырабатывает повыходу 10 данные, адрес первого буферного регистра 3, и управляющийсигнал Запись", которые поступаютна вход дешифратора 36 с выходакоторого управляющий сигнал поступает на вход синхронизации регистра45 буферного регистра 3, . По этомууправляющему сигналу передаваемаяинформация с выхода 1 О записываетсяв регистр 45 и одновременно сигнал= - (уси, и - 1,х) х,(4) ходит на подпрограмму чтения информации из регистра 45, Для этого блок4, выставляет на вьходе 16 адрес буферного регистра 3, который поступает на вход дешифраторд адреса 48,а на выходе 15 активный сигнал "Чтение. По совокупности активных сигналов на входе элемента И 47 ключи 46подключают выходы регистра 45 к шинам 13 и информация через ключи 57и регистр 50 блока 4 записываетсяв узел 59 памяти,По командам блока 2 управления исходные данные последовательно загружаются в блок 4 преобразования данных и последней командой переддвдемого массгва запускаются нд пгнго.ение программы преобрдэовднию в рационально-модулярную дрпфметпку, Для этого в блок 4 передается код, со ответствующий передаче урагсгеггия, и адрес перехода соглдсно ягорггу рдботь блока преобрдэовдни ддгггх, приведегггголу нд фиг, 8,3 дтем блок 2 упрдвленгл гс еклочается через буферный регистр 3 к второму блоку 4 преобразовдния дднгьк, загружает исходной информдцией и передав 1 упрдвлсгее Олоу . Ггре образования дднгьгх, который ндчиндет выполнять собственную грогрдллу, д в э го время блок 2 упрдг.гс.пня пере, г;ется к следукщелу блоку 4 преобр,гзогдггг д;гн,гх, Тдг;гл образом, все р блоков 4 преобрдзовднпя дднньх пд 1,цг;ге.гг,гго со смещенем во временившолгггзт прогрдллмы по преобрдзовднию исходных дднных в рдцгондльно-модулярное представление,40После тоОу кдк вьОлеено Вычгсле ние в любом из блоков 4, роисходит передача информации через соответствующий буферный регистр 5. Для этого блок 4 считывает информацию из узла 45 59 памяти, которая через выход 19 по активному сигналу с выхода дешифрдторд 58 адреса записывается в регистр 60 буферного регистра 5, При здписи в регистр 60 Формируется сигнал нд выходе 21, который сообщает решающему блоку 6 о том, что необходимо переходить на подпрограмму приема информдцип. Решающий блок 6 выдает с выхода 23 адрес буферного регистра 5, который поступает на вход дешпфрдтора 63; на выходе 22 - актгвггыйг сиггд.г Чтегие, По совокупности дг; - тивгых сиггдйов гд входе эе.егтд 62 ключи 61 подключают выходы регистра 60 к выходам 20 и информация записывается в узел 72 памяти решающего блока 6. При чтении информации иэ регистра 60 формируется сигнал "Запрос" на выходе 17, который сообщает блоку 4 преобразования данных о том, что можно передавать следующее слово. После приема исходных данных, решающгйг блок 6 приступает к вычислению функций.Для этого сначала вычисляются коэффициенты матриц с и Ъ по формулам 1(а; - , . Ь с)/с к к 0Далее вычисляются компоненты вектора у по формуле Затем вычисляются искомые компоненты вектора х по формуле Работы решающего блока 6 для вычисления коэффициентов с по формуле (1) осуществляется в соответствгн с длгоргтмом, приведенным нафпг, 9, Вычисления величин Ь, у и хныпо ьняются в решающем блоке 6 аналогично в соответствии с формулами(2), (3) и (4),Полученный результат из узла 72памяти соответствующего решающегоблока 6 пеедается через блок 7 буферных регистров в узел 88 памятиблока 8 аналогично передачи данныхчерез буферные регистры 3 и 5, Бблоке 8 преобразования результатаосуществляется перевод из рационально-лодуллрного в исходное представление в соответствии с алгоритмом,приведенным на фиг, 10,Преобразованный результат записывается в регистр 45 блока 9 и черезвход 12сигнал "Запрос" переводитблок 2 управления на подпрограммучтения результата. Блок управления308 7 322выставляет цд вход 13 адрес, а навход 34 - дктивцыи сигнал, По совокупности логических единиц на входеэлемента И 47 ключи 46 подключаютвыходы регистра 45 к выходам 35 ирезультат решения через ключи 38,регистр 43 записывается в узел 37 памяти блока 2 управления. После получения результата в блок 2 управленияинформация выводится в блок 1. 1 О т.-го буферного ргистрд второй группы подключен к третьему управляющемувходу 1-го блока преобразования ддццых,вход считывания и вход выборд д-гобуферного регистра второй группы подклкчены соотвествеццо к второму итретьему информационным выо.тдм -гоблока преобрдзонания ддццьк, иц 1 тстрлтдциоццтттт выход и вькол сопровожденияинформации 1-го буферцого ристраФормула из об ре тец ия Устройство для решения дифферцциальных уравцений, содержащее блок ввода-вывода, блок управления, группу из р решающих б.токов, где р - разрядность перемеццои в Формате с плавающей запятой, первую группу из р буферных регистрон, перный выход блока управления ттодклктчен к информационному входу блока внотд-вывода, выход которого подключен к первому информационному входу блока управления, второй выход блока управлсния подключен к информационным входам буферных регистров первой группы, третий выход блока управленти подключен к входам записи буферных регистров первой группы, выход сопровождения ттттформации т.-го буферного регистра первой группы (т. = 1, 2.р) подключен к -му входу задания режилта блока управления, при этом блок управления содержит узел памяти, регистр ад 35 реса, регистр команд, счетчик команд. и дешифратор команд, выход счетчика команд подключен к инФормационному входу регистра адреса, выход которого подключен к адресному входу узла памяти, выход 4 О регистра команд подключен к входу дешифратора команд, о т л и ч а ю - щ е е с я тем, что, с целью повышения точности решения уравнений, в устройство введены р блоков преобрд зования данных, вторая группа из р буферных регистров, блок беферцых регистров, блок преобразования результата, буферный регистр, первый управляющий и первый информационный выходы 1.-го блока преобразования данных подключены соответственно к входам считывания и выбора т.-го буферного регистра первой группы, первый и второй управляющие входы т.-го бло 55 ка преобразрвация данных подключены соответственно к информационному входу и к входу записи т.-го буферного регистра первой группы, вход записи второи группы подключены солтис тстцеццо к ицформдциоццому и управляющему входам т.-го решдюптего блока, первый у пр дв.1 я ющий и Пер ньвт ттц Фо рм 1 дион ные вы:оды т-го решающего блока подключцы соотвстсгвеццо к входу записи и ь ицформдциоццолту входу т.-го буферного реги.трд второй гттуппы, второй управляющий вкод д-го решаюлего блока подключц к т.-лту входу записи блока буфрцьк регистров, второй информационный вьтхц 1 т - го решдюшего блока подключен к т.-лту информационному вхо;ту блока буфершк регистротт вход записи и ицфорлтд 11 итццтпт выход буферцого регистра по 1 ктцвчецы соответственно к (р+1)-му вхо;ту зацдния режима ик второму иттфорлтдциоццолту входу блока упраттления, цхол ттб рд и вход считывания буфсрцого р гистрд полкчюченысоответственно к чтвсртому и пятоВнходдм блока у 1 рлнлсцил, первый и второй ицформдциоццыст втко 1 ы блока преобразования результата подключены соответственно к ицфтрмдционному входу и входу записи буферного регистра, вькод сопровождения информации буферного регистра подключец к првому управляющему входу блока преобразования результата, управляющие входы с. ттторого по (р+2)-й блока преобразовав,и результата подкцочены соответсгценно к входам. записипервого по р-й блоки буферных регистров, информационный вход бл кд преобразования результата подключен к ицформдциоцному выходу блока буферных регистров, первый управляющий и третии информационный выходь; блока преобразованиярезультата подключены соответственно к входу считывания и к входу выбора блока буферных регистров, при этом блок буферных регистров содержит р регистров, р групп по р ключей в каждой, р элементов И, р дешифраторов, 1-й ицформационньттт вход блока буферных регистров подключен к информационному входу т.-го регистра блока40 45 50 55 буферных регистров, 1-й вход записи блока буферных регистров подключен к входу записи/счГГтывания ь-го регистра блока буферных регистров, выход 3-го разряда (3 = 1.р) з.-го регистра блока буферных регистров подклочен к информационно:Гу входу з-го 1-й группы блока буферных регистров, выходы с первого по р-й ключей групп с первой по р-ю блока буГрерцзх регистров объединены ц подключены к информационно Гу выходу блока буферных регистров, вход выбора блока буферных регистров подключен к входам р дешифраторов блока буферных регистров, вход считыванГЯ блока буФерных регистров подключен к первым Входам р элементов 11 блока буферных регистров, выход з.-го дешифратора блока буферных регистров подключен к второму входу з.-го элемецта 11 блока буФерных регистроз, выход з.-го э:Гемецта 11 блока буферных резч 1 стров подкзцочец к упраз:ицвцг Входам р кличей з.-и группы блока буФерцьгх реПстров, пви этом блок управления допоззцительцо соцержит две группы ключей, регистр, узел управззеци 11, группу цз р депцзфзаторов адреса, первый вьход первой группы узла Уцзац:Он и 1 ОЯОе 11 У ц ЛвлеццЯ ПозГ ик Вхо,1 у сицхро:Гизацп регистра бз 1; упр 1 вззГ ци 11, Второ 1 выход первой группы узна управления блока управления подключен к счетному входусчетчГкл комьзцд бл 01;11 уцэВ 11 ециятРетий еь 1 хОД ГзеР 11011 ГРУПГы Уз.11 Упраьлеция блока управлеция подкзичец квходу сихроцизации рег Гетра а;ресас 310 а уп р азлеция 1 е тве втый зьходце)ВОй ГэуГВы 13:1 а упр;1111 ели 1 блокау;1 равГГеция подключен к уГ 1 равзЯиГГ 1 мГходам ключей первой группы блокауГрацлеция, пятый выход пец 1 ой группыузла управлеция блока управления подклВчец к управляю:цим Входам кличейВторой группы блока управления, шестой Выход первой группы узла управ, ецит блока у 11 раГ 1 лециЯ подкзк 1 чец к входу синхронизации регистра командблока управления, выходы дехиФратора команд блока управления подкзючеы к входам первой группы узла упрГзлецГГЯ блока управления, информационные входы ключей первои группыблока управления подключены к вььходам реГистра блока управления, Выходы кличеи второй группы 6;ока уп 5 10 15 20 25 30 35 равления подключены к информационнымвходам регистра команд и к информационным входам регистра блока управления, выход регистра адреса блокауправления подключен к информационнымвходам каждого дешифратора адресаблока управления и к четвертому вы"ходу блока управления, первый выходвторой группы узла управления,.блокауправления, второй выход второй группы узла управления блока управления,выходы ключей первой группы блока унравлеция и выход регистра адреса блока управления объединены и подключенык первому выходу блока управления,выходы ключей первой группы блока управления объединены и подключены кинформационному входу узла памятиблока управления и к второму выходублока управления, первый выход второйгруппы узла управления блока управлецззя подключен к входу чтения узлапамяти блока управления и к пятомуВыходу блока управления, второй выход второй группы узла управленияблока управления подключен к входузаписи узла памяти и к синхровходукаждого дешифратора адреса блока управления, третий выход второй группывыходов узла управления блока управления подключен к счетному входусчетчика команд блока управления, выходы деши 1 раторов блока управленияобъединены и подключены к третьемувыходу блока управления, входы с первого по (р+1)-й задания режима блокауправления подключены к входам второй группы узла управления блока управления, первый информационный входблока управления, второй информационны вход блока управления и выходузла памяти блока управления объединены и подключены к информационнымвходам ключей второй группы блокаупраГГГецГГЯ, при этом каждый блок преобрэования данных содержит узел уп"равлепия, регистр порядка, дешифраторкоманд, счетчик команд, сумматор,регистр команд, регистр адреса, регистр константы, группы ключей дешифратор адреса, узел памяти, в каждом блоке преобразования данных первы 1 выход первой группы узла управления подключен к счетному входусчетчика команд блока преобразованияданных, второй выход первой группыузла управления преобразования. данныхподключен к входу синхронизации ре 1322308гистра адреса блока преобразованияданньх, третий выход первоу группыузла упраления блока преобразованияданных подключен к управляющим входам ключей первой группы блока преобразования данных, четвертый выходпервой группы узла управления блокапреобразования данных подключен куправляющим входам ключей второйгруппы блока преобразования данных, 1 Опятый выход первой группы узла управления блока преобразования данныхподключен к входу синхронизации регистра команд блока преобразованияданных, шестой выход первой группы 15узла управления блока преобразованияданных подключен к входу синхронизации регистра порядка блока преобразования данных, седьмой выход первойгруппы узла управления блока преобразования данных подключен к сицхровходу сумматора блока преобразованияданных, восьмой выход первой группыузла управления блока преобразования данных подключен к входу синхронизации регистра константы блока преобразования данных, входы первойгруппы узла управления блока преобразования данных подключен к выходамдешифратора команд блока преобразования данных, вход которого подключенк выходу регистра команд блока преобразования данных, выходы ключей первой группы блока преобразования данных, выходы, ключей первой группы блока преобразования данных объединеныи подключены к информационным входамрегистра константы и с установочным входом регистра порядка блокапреобразования данных, информационный выход счетчика команд блока преобразования данных подключен к информационному входу регистра адресаблока преобразования данных, выходыпервой группы регистра порядка блока 45преобразования данных подключены кпервым информационным входам сумматора блока преобразования данных,вторые информационные входы сумматора блока преобразования данных подключены к выходам регистра константы1блока преобразования данных, выходысумматора блока преобразования данныхподключены к входам второй гРуппыузла управления блока преобразования данных и информационным входамрегистра порядка блока преобразования данных, выходы второй группы регистра порядка блока преобразования данных подключены к соответствующим нформационным входам ключей первой группы блока преобразования данных, первый выход второй группы узла управления блока преобразования данных подключен к входу записи узла памятиблока преобразования данных и ксихровходу дешифратора адреса блокапреобразования даццьсс, второй выходвторой группы узла управления блокапреобразования данных подключен квходу чтения узла памяти блока преобразования данных и к первому управляющему выходу блока преобразованияданных, трети выход второй группыузла управления блока преобразования дацых подключен к входу синхронизации счетчика команд блока преобразования данных, первый управляющий вход блока преобразования данныхобъединен с выходом узла памяти блокапреобразования данных и подключен к информационным входам ключей первой группы блока преобразования дацьх, вьход регистра адреса блока преобразования данных подключен к входу узлаблока преобразования данных, к входу дешифратора адреса блока преобразованя данных и к первому информационному выходу блока преобразования данных, выход дешифратора адреса блока преобразования данных подключен к второму информационному выходу блока преобразования данных, выходы ключейвторой группы блока блока преобразовация данных объединены к ицформациоццому входу узла памяти блока и к третьему информациоццому выходу блока преобразования данных, второй и третий управляющие входы блока преобразования данных объединены и подключены к входу узла управления блока преобразования данных, при этом блок преобразования результата содержит узел управления, регистр коэффициента, регистр старшего модуля, дешифратор команд, счетчик команд, сумматор, регистр команд, регистр адреса, регистр младшего модуля, две группы ключей, дешифратор адреса, узел памяти, причем в каждом блоке преобразования результата первьп выход первой группы узла управления блока преобразования результата подключен к входу синхронизации регистра коэффициента блока преобразования результата, второй выход первой группы узла управления блока преобразования ре 14131322308эультдта подключен к счетному входу счетчика команд блока преобрдзования результата, третий выход первой группы узла управления блока преобразования результата подключен к входу синхронизации регистра адреса блока преобразования результата, четвертый выход первой группы узла управления блока преобразования результата подкпючсп к упрдвляющттм входам ключей 10 первой группы блока преобразовдния результата, пятый выход первой группы узла управления блока преобрдэовдция результата подключен к унрдвпяющим входам ключей второй группы блока 115 преобразования результата, шестой выхот, срто;" групи Уатта утрдте 6 тсттсд ттре образов 5 рсзуттттд иодссчдст т вхоту сттнхроттттэдцтттт роттст рд помднц блока преобрд;овдппв ре з . и т;тд, седьмой выход первой т руттпы узс утравенттт 6 потсд прес)бе;зоп;тттття рзультдтд подключен к тзхоцу спнхротлдтттт регистра стдршс го модуля 6 локд;трео 6 рдэователя результат;, лось стт тнтхоц тертот груп Уэлд рдвпснтя блока преобразования резупьтдтд по;ткпючси к синхровхоцу сумматора 6 тосд реобраэовдтти рс.у:т,тдтд цет.:вход первой вру.пт уэлд управ . с я 6.с 1:;л прс обсэсзстт:,".1 тт. ультдо с тссс тс т 1гу сч ооттз 1 рс.те т р д и тдцшо го 1 оду.т бпот;д преобрсгтотднття результат.:, вхо;ты тертой гр-;в , эч; Упрдвпснтя блока преобра .;тат рс зуьтдтд поцкпочены к выхою цс зрсторд т,омднд блока преобрдзовд ття резупт,тдтд, входы которогооцкп:г ены к титхоцдм регистра команд Глокд преобразованя резупьтд тд, выходы ключей второй группы блока престбрдзовднпя резуы дтд объсцпнетнт и подключены к тттфорсацттотк тхоцдм регистра ста 1 сс ттд бпока ;рс образования реэультдтд, регстра 45 свсц блока преобрдзонднпя резупьтдтд, регтстрд младшего моцупя 6 покд срс.ст 1 рдэсттттт. результата тт с. пс рвы тфстрмдцтон входом регпстрд старшс о .оцупя 6 покд преобразования ре зупьтдтд, выходы счетчика команд блок; преобразования результата пстттстючстты к нформационным входам регистттд длресд блока преобразования резупыатд, первые выходы регистра стар.55 шего модуля блока преобразования резу.ьтдт тодк.очень к первым ттнформ;тцто ь вхо;дм сумчдторд блока преобр аз ттдт я роз упьтд гд Б т Орс тттфортд -ционные входы, входы сумматора блока преобразования результата подключенык выходам регистра младшего модуляблока образования результата, информацпонные выходы сумматора блока преобразования результата подключены квторым информационным входам регистрастаршего модуля и к входам второйгруппы узла управления блока преобразования результата, выходы регистракоэффициента блока преобразованиярезультата подключены к входам третьей группы узла управления блока преобразования результата, первый выход второй группы узла управленияблока преобразования результата подкпючен к входу записи узла памятиблока преобразования результата и ксицхровходу дешифратора адреса блокапреобразования результата, второй выход второй группы узла управления блока преобразования результата подключен к первому управляющему выходу блока преобразования резуЛьтата и к входам чтения узла памяти блока преобразования результата, третий выход второй группы узла управления блока преобразования результата подключен к инФормационному входу установки счетчика команд блока преобразованиярезультата, информационный вход блокапреобразования результата объединен с выходом узла памяти блока преобразования результата и подключен к информационным входам ключей первойгруппы блока преобразования реэультатд, выходы ключей второй группы блока преобРазования результата объедипены и подключены к информационномувходу узлапамяти блока преобразования результата и к первому информационному выходу блока преобразования результата, выход дешифратора адресаблока преобразования результата подключен к второму информационному выхоцу блока преобразования результата,выход регистра адреса блока преобравотаття результата подключен к адресному входу узла памяти блока преобраэовдния результата, к информационному входу дешистратора адреса блока преобразования результата и к третьему ттфортацтотному выходу блока преобразования результата, управляющие входы с первого по (р+2)-й блоков преобразования результата объединены и подключены к входу узла управления блока преобразования данных, выходы регистра старшего модуля блока пре15 3 322308 6образования данных подключены к ин- чей второй группы блока преобразова формационным входам одноименных клю- ния данных.