Боюн

Номер патента: 1270776

Опубликовано: 15.11.1986

Авторы: Боюн, Козлов, Писарский

МПК: G06G 7/24, G06J 3/00

Метки: аналого-цифровой, функциональный

...) реализуется в устройстве на основании того, что блок 14 работает в г раз чаще чем блок 1, что соответствует возведению х в степень г, Суперпозиция знаков С и с г реализуется дешифратором 11, при этом учитывается, что к значению функции Е г 1 п х на каждом такте работы должно прибавляться или вычитаться г единиц младшего разряда со знаком Е с .что соответствует приближению функции. г 1 п ,1 ф Е 2 " ) первым членом ее разложения в ряд Тейлора. Синхронно с этой неявной операцией и выполняется операция у, =у (1 6 2 ).г1.1что достигается применением пере- счетного блока 8, регистра 12 показателя степени и триггера 13 знака. При этом оценка методической погрешности по аргументу на один такт работы блока 1 составляет:у .- -2" а по функции...

Номер патента: 1264232

Опубликовано: 15.10.1986

Авторы: Аноприенко, Башков, Боюн, Лисовин

МПК: G09G 1/08

Метки: векторов, генератор

...то сумматор11 вычитает абсолютное значение приращения ь Х из содержимого накапливающего регистра 12.По переднему фронту внешнего тактового импульса, если содержимое накапливающего регистра 12 не отрицательно и приращение ьу не равно нулю, дешифратор 13 подает на управляющие входы реверсивного счетчика 3 суммирующий или вычитающий импульс н зависимости от знака приращения лу, При этом если условие (61 не выполняется, то на управляющие входы реверсивного счетчика 29 с выхода элементов И 26 или 27 поступает вычитающий или суммирующий импульс. В результате реверсинный счетчик 29 получает приращение, противоположное пс знаку относительно приращения реверсивного счетчика 3.Если условие (6) выполняется, то на выходе только младшего разряда...

Номер патента: 1264170

Опубликовано: 15.10.1986

Авторы: Боюн, Козлов, Попов

МПК: G06F 7/64, G06G 7/18

Метки: дифференцирующее

...поступают: положительч 45ные - на информационный вход регистра 2 сдвига и на первый информационный вход коммутатора 4; отрицательные - на информационный вход регистра 3 сдвига и на второй информационный вход коммутатора 5.В течение первых В тактов тактирующей серии импульсов (И - разрядность регистров 2 и 3. сдвига) на выходах регистров 2 и 3 сдвига и соответственно на первом информационномвходе коммутатора 5 и втором информационном входе коммутатора 4 - нулевые значения. При этом на каждом такте тактирующей серии импульсов положительные или отрицательные приращения проходят соответственно на суммирующий и нычитающий входы ренерсивного счетчика 6. Начиная с 3+1 такта тактирующей серии импуль сов на выходах регистров 2 и 3 сдвига...

Номер патента: 1259257

Опубликовано: 23.09.1986

Авторы: Боюн, Головин, Козлов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...кода первого приближенного значения ре.40зультата, который с выхода сдвигателя 14 поступает на вход первого слагаемого сумматора 9, где складываетсяс инверсным кодом номера старшей единицы содержимого направливающего сум.45матора-вычитателя 7, поступающим навход второго слагаемого сумматора 9,и кодом на сигнальном выходе нуля,поступающим на вход переноса в младший разряд сумматора 9. Таким образом, на сумматоре 9 вычисляется разность между кодом номера старшейединицы в содержимом сумматора-вычитателя 2 и номером старшей единицы в содержимом накапливающего сум- Ыматора-вычитателя 7. В первой итерации, когда содержимое накапливающего сумматора-вычитателя 7 приращений равно нулю, в регистр 10 записывается код номера старшей единицы...

Номер патента: 1246089

Опубликовано: 23.07.1986

Авторы: Боюн, Жук, Столяров

МПК: G06F 7/08

Метки: упорядочивания, чисел

...тактового импульса навход 1 устройства счетчик 8 адресаустанавливает последую 1 цее значениеадреса на адресных входах блока 9 па.мяти, на вьжодах которого проявляются числа входного массива в нарас"тающем порядке,Вместо суммирующего счетчика 8адреса может быть применен реверсивный счетчик, что позволит осуществлять считывание на выходах устройства чисел либо в нарастающем,либо в убывающем порядке,В случае, если входной массивсодержит Б равных чисел, устройствоработает следующим образом. С установкой на выходе счетчика 5 результата числа, равного В одинаковымчислам, на выходах Б схем 6 сравнения устанавливается единичный потенциал, который обеспечивает установку в единичное состояние В триггеров 20 блока 7 обнаружения равныхчисел. Элемент...

Номер патента: 1242940

Опубликовано: 07.07.1986

Авторы: Боюн, Столяров

МПК: G06F 7/62

Метки: временных, интервалов, суммирования

...коротких импульсов по началу суммируе -мых временных интервалов, а втораягруппа. Формирователей 3 импульсов -по концу этих интервалов, что обеспечивается за счет соединения входовпервой группы формирователей 2 импульсов с. прямыми, а второй группы3 - с инверсными выходами блока 1приоритетаТак как выходные импульсы блока 1приоритета не совпадают по началу иконцу, на. выходах формирователей 2и 3 импульсов первой и второй группвыделяются не совпадающие во временикороткие импульсы, которые могутбыть объединены элементами ИЛИ 4,и 51242940 51015 20 В результате объединения импульсовна выходе первого элемента ИЛИ 4 формируется пачка импульсов, каждый изкоторых соответствует во времени началу одного из суммируемых временных...

Номер патента: 1211753

Опубликовано: 15.02.1986

Авторы: Боюн, Головин

МПК: G06F 17/15

Метки: коррелятор, многоканальный, цифровой

...п ь;с 1,45 нноглхе л.,1 11) Ы,1"Ы,1"ьх;=(з 18 пьх;)2 К",Я" 1 Я "Рканалов, выход 23 второго счетчика19 соединен с входами разрешения записи накапливающих сумматоров 8 всехканалов, выход 24 элемента ИЛИ 20соединен с управляющим входом первого аналого-цифрового преобразователя2 е, а выход 25 первого триггера 15соединен с управляющим входом второго аналого-цифрового преобразователя 2Устройство работает следующим образом,Работа устройства начинается с мо"мента поступления сигнала запуска навход, по которому осуществляется начальная установка аналого-цифровыхпреобразователей 2 и 2, регистров5.1-5 1 е.1 задержки, регистров 7-7,енакапливающих сумматоров 8,-8 изапуск блока 1 управления.Частота следования тактовых импульсов, поступающих с первого...

Номер патента: 1179368

Опубликовано: 15.09.1985

Авторы: Боюн, Головин

МПК: G06F 17/15

Метки: коррелометр

...запуска, генератора 19 импульсов, первого элемента И 20, второго элемента И 21, элемента 22 задержки и счетчика 23 отсчетов.Коррелометр работает следующим образом.Блок 9 управления задает сдвиг аналоговому сигналу, поступающему на первый информационный вход коррелометра с помощью блока 1 регулируемой задержки, Блок 9 управленияс(фиг.3) работает. следующим образом.По входу запуска коррелометра происходит установка счетчика 17 задержки .в состоянии, определяющее величину задержки, счетчика 23 отсчетов в нулевое состояние, а триггера 18 запуска в единичное состояние, Код, определяющий временной сдвиг одного из сигналов с выхода счетчика 17 задержки, поступает на первый выход блока 9 управления. С выхода триггера 18 запуска сигнал,...

Номер патента: 1132295

Опубликовано: 30.12.1984

Авторы: Башков, Боюн, Козлов, Ладыженский, Серга

МПК: G06F 17/10

Метки: вычислительный, сетки, узел, цифровой

...и четвертому входу дешифратора блока управления, выходыпервого и второго коммутаторов соединены соответственно с группой управляющих входов первого и второгопреобразователей кодов, управляющиевходы которых объединены с управляющими входами третьего и четвертогопреобразователей кодов и подключенык выходу первого элемента ИЛИ блокауправления, первый выход дешифратораблока управления и выход девятогоэлемента И блока управления подключены к управляющим входам регистраправой части, информационные входыкоторого соединены с информационными входами узла, выход регистра правой части соединен с вторым информационным входом регистра частных сумм, второй вход первого триггера блока 5 управления, седьмой установочный вход первого счетчика блока...

Номер патента: 1113820

Опубликовано: 15.09.1984

Автор: Боюн

МПК: G06J 3/00

Метки: аналоговых, инкрементный, сигналов, умножитель

...по модулю два, а выходом знака рассогласования - с пер.вым входом второго сумматора по модулю два, подключенного вторым входом к выходу знакового разряда уравно вешивающего кода второго аналогоцифрового преобразователя следящего типа с переменным шагом уравновешивания, соединенного выходом знака рассогласования с вторым входом первого сумматора по модулю два, информационным входом - с шиной ввода второго сомножителя, а тактирующим входом - с выходом триггера, и блок сдвига, подключенный выходами к первой группе входов сумматора, соединенного второй группой входов с выходами выходного регистра, введены дополнительные сумматор и блок сдвига, подключенные информационными входами к выходам уравновешивающего кода второго аналого-цифрового...

Номер патента: 1108444

Опубликовано: 15.08.1984

Авторы: Боюн, Козлов, Тракай

МПК: G06F 7/64

Метки: интегральных, решения, уравнений, фредгольма

...о сумматоров 3012 адреса, и элементов ИЛИ 13, блок14 сравнения, сумматор 15 нормы невязок, коммутатор 16 знаков невязок,коммутатор 17 старших разрядов, блок18 управления, вход 19 задания численного параметра устройства, вход 20задания точности устройства, вход 21тактовых импульсов устройства, вход22 задания порядка устройства, вход23 начальной установки устройства, щвход 24 запуска устройства, и выходов25 устройства.Блок 18 управления содержит первый 26 и второй 27 триггеры, элементИЛИ 28, счетчик 29, узел 30 сравнения, первый 31 и второй 32 элементыИ, первый 33 и второй 34 элементы задержки.1В устройстве первый выход блока18 управления соединен с управляющимвходом коммутатора 16 знаков невязоки с входами генераторов 1 функций,выходы...

Номер патента: 1095396

Опубликовано: 30.05.1984

Авторы: Боюн, Севастьянов

МПК: H03K 13/22

Метки: дельта-модулированного, передачи, приема, сигнала

...ПереДатчик 1 содержит последовательно соединенные дельта-модулятор 3,элемент 4 ЗАПРЕТ и модулятор 5, причем информационный вход дельта-модулятора 3 соединен с входом устройства, а выход модулятора 5 является выходом передатчика 1. Кроме того, к выходу устройства подключен первый вход нуль-органа 6,второй вход которого соединен свыходом источника 7 фиксированного напряжения, а выход подключен к управляющему входу элемента 4 ЗАПРЕТ. К тактовым входам дельта-модулятора 3 и нуль-органа 6подключен выход генератора 8 тактовых импульсов. Приемник 2 содержитдемодулятор-распределитель 9, входкоторого соединен с входом приемника 2, и реверсивный счетчик 10, первый, второй (управляющие) и третий(тактовый) входы которого соединенысоответственно с...

Номер патента: 1092511

Опубликовано: 15.05.1984

Авторы: Боюн, Малиновский, Небукин

МПК: G06F 11/18

Метки: интегральных, резервированное, решения, уравнений

...к выходу 65(оЬ 3 - участок интегрирования спределами а и н;х(х:в) - известная Функцкя называемая"ядро";1(х) - известная Функция) н устройстве реализуется итерационный алгоритм(5 ) (го с и) координаты точек участка интегрирования ( а,н 1,где 22 соответствующих блокон Вр-ВВыходы сумматоров 13 р соединены с узлами 14 р1 выделения приращений, Выходы узлов 14-14 1 подключены к другим входам сумматоров 13 р-.13 1 к реверсивным счетчикам 15 р - 15 и через коммутатор 24,связанный с выходами 25 блоков 8-8,), к другим управляющим входам сумматоров 13 р1.Входы реверсинных счетчикон 15 рп соединены с входной шиной б, управляющие входы - с выходами 22 соответствующих блоков Вр, а ныходы - с выходной шиной 26. Ьлок 7 управления подключен к счетчикам...

Номер патента: 1092490

Опубликовано: 15.05.1984

Авторы: Боюн, Мамедов

МПК: G06F 5/02

Метки: данных, форматов

...триггера, прямой и инверсный выходы которого ивыход элемента И являются соетветственно последовательными прямым и инверсными информационными выходами и выходом переноса разряда блока нормализации мантиссы.На фиг,1 приведена блок-схемапредлагаемого преобразователя, нафиг,2 - схема блока управления, нафиг.З - схема двух разрядов блоканормализации мантиссы и коммутаторамантиссы.Преобразователь (фиг.1) содержит блок 1 нормализации мантиссы, счетчик 2 порядка, коммутатор 3 мантиссы,коммутатор 4 порядка и блок 5 управления, триггер 6 знака мантиссы, выход 7 занятости, выход 8 переполнения, выход 9 разрешения выдачи, вход10 окончания приема, тактовый вход 11 преобразователя, вход 12 разрешения приема.Блок 5 управления (фиг,2)...

Номер патента: 1078431

Опубликовано: 07.03.1984

Авторы: Аристов, Боюн

МПК: G06F 17/16

Метки: варианты, вектора, его, поворота

...суммирую -ший вход, знаковый и информационный выходы которого подключены соответственно к аналоговому входу устройства, входу приращениянакапливающего сумматора и входам пороговых элементов группы,информационный вход и выход на-капливающего сумматора соединенысоответственно с выходом регистраинкрементных приращений и инфор 0 15 20 25 Зо 35 40 45 50 55 60 65 мационным выходом устройства, выходы пороговых элементов группы подключены к соотнетствукщим информационным входам приоритетного блока, выход которого соединен с информационным входом регистра инкрементных приращений, перные информационные нходы пер - ного и второго регистров подключены соответственно к первому и второму информационным входам устройства, вторые...

Номер патента: 1076910

Опубликовано: 28.02.1984

Авторы: Аристов, Боюн

МПК: G06F 17/16

Метки: вектора, поворота

...и установочными 10 входами первого 1 и второго 2 регистров, вторые информационные входы которых подключены к выходамсоответственно первого 7 и второго8 сумматоров, первый и второй ин формационные входы первого суммато-,ра 7 соединены с выходами соответственно третьего регистра 3 и второго сдвигателя 6, первый и второйинформационные входы второго сумматора 8 подключены к выходам соответственно четвертого регистра 4 ипервого сдвигателя 5, информационные входы первого 5 и второго 6сдвигателей соединены с выходамисоответственно первого 1 и второго2 регистров, первый и второй входыи выход элемента ИЛИ 30 подключенысоответственно к прямому выходупервого триггера 20, выходу дешифратора нуля 23 и первому входу первого элемента И 25,...

Номер патента: 1057971

Опубликовано: 30.11.1983

Автор: Боюн

МПК: G06J 3/00

Метки: аналого-цифровой, инкрементный, умножитель

...первым входом вычитающего узла, второй вход которого подключен к информационному входу следящего аналого-цифрового преобразователя, а выход - к входу нуль-органа, причем второй выход генератораимпульсов соединен с выходом тактовых импульсов следящего аналого"цифрового преобразователя,На чертеже изображена блок-схемааналого-циФрового инкрементного умножителя, содержащего следящий аналого-цифровой, преобразователь 1,подключенный информационным входомк аналоговому входу 2 первого сомножителя умножителя, и регистр 3, соединенный информационными входами сцифровшс входом 4 второго сомножителя умножителя. Сумматор-вычитатель 5, выходы которого являютоя циФровым выходом 6 .инкрементного умножителя, подключен входом управления знаком суммирования...

Номер патента: 1057970

Опубликовано: 30.11.1983

Автор: Боюн

МПК: G06J 3/00

Метки: аналоговых, инкроментный, сигналов, умножитель

...к выходу нульоргана и к выходу знака рассогласования следящего аналого-цифрового преобразователя,. а выходами разрядов " к входам цифроаналогового преобразователя, соединенного выходом с первым входом вычитающего узла, подключенного вторым входом к информационному входу следящего аналого-цифрового преобразователя, а выходом - к входу нуль-органа, причем входы элемента И являются соответственно тактовым входом и входом разрешения преобразования следящего аналого-цифрового преобразователя, а выход знакового разряда и выходы остальных разрядов накапливающего сумматора являются выходом знака кода результата и выходами модуля кода результата преобразования следящего аналого-цифрового преобразователя соответственно.На фиг. 1 изображена...

Номер патента: 1057965

Опубликовано: 30.11.1983

Автор: Боюн

МПК: G06G 7/20

Метки: аналого-цифровой, инкрементный, квадратор

...сумматора сле"дящего аналого-цифрового преобразователя, подключенного стробирующим входом к второму выходу генератора им" пульсов следящего аналого-циФрового преобразователя, входом управления знаком суммирования - к выходу нуль- органа следящего аналого-цифрового преобразователя и к входу управления знаком .сумиирования.основного накапливающего сумматора, выходами разрядов кода модуля суммы - к информацион. ным входам блока сдвига кода, а выходами;всех разрядов - к входам цифро. аналогового преобразователя следящего, аналого-циФрового преобразователя, соединенного выходом с первым входом вычитающего узла следящего аналого-, цифрового преобразователя, второй вход которого является информационным вхо"дом следящего аналого-цифрового...

Номер патента: 993263

Опубликовано: 30.01.1983

Автор: Боюн

МПК: G06F 7/00, G06F 9/46

Метки: выделения, значащего, кода, последнего, последовательного, разряда

...15, триггер 16, элемент И 17..Устройство работает следующим обра 30 зом.С приходом сигнала на вход 8 содержимое регистра начальных значений через узел 13 по выходу 10 блока 6 заносится в счетчик 1. Кроме того, в бло- З ке 6 устанавливается в единичное состоякие триггер 16, который через элемент И 17 разрешает прохождение тактовых импульсов на вход счетчика 15 и по выходу 1 1 блока на счетный вход счетчика 1 . Синхронно е поступлением тактовыхимпульсов на счетный вход счетчика 1 осуществляется подача разрядов последовательного кода на вход 5. При этом в счетчике 1 подсчитывается номер посту- ф 5 пившего разряда, а каждая единица в последовательном коде по входу 6 открывает блок 2 элементов И и. осуществляет передачу содержимого...

Номер патента: 985782

Опубликовано: 30.12.1982

Автор: Боюн

МПК: G06F 7/52

Метки: вычисления, двух, массивов, произведений, суммы, чисел

...разрешает прохождение сигналов на управляющие входычтения второго запоминающего блока2, а по второму выходу через блок7 управления запрещает прохождениена это вреия тактовых импульсов навходы счетчиков первого запоминающего блока 1 и управляющие входыэлементов И 5,Блок управления работает следующим образом.Управляющий сигнал "Запись" навходе триггера 11 приводит к уста 35новкв его в состояние, при которомоткрывается, первый элемент И 12,разрешающий прохождение тактовыхимпульсов на вход счетчика 15, Приэтом на,выходах дешифратора 16 последовательно появляются сигналы,разрешающие запись кодов коэффициентов в счетчики и регистры первого и второго запоминающих 1 и 2блоков, На четвертый выход блока45управления в процессе записи...

Номер патента: 976448

Опубликовано: 23.11.1982

Авторы: Башко, Боюн, Вороной, Козлов, Ладыженский

МПК: G06F 17/13

Метки: вычислительный, дифференциальных, производных, решения, сетки, узел, уравнений, цифровой, частных

...к второму входу сумматора,второй вход третьего коммутатора соединен с первым информационным входомузла, вторые входы элементов И группы,первого и второго элементов И являютсясоответствующими тактовыми входамиузла,На фиг. 1 изображена блок-схема устройства; на фиг, 2 - блок-схема первого коммутатора; на фиг. 3 - один разрядвторого коммутатора,В состав вычислительного узла входят запоминающее устройство 1, сумматор 2, коммутаторы 3-5, регистр 6 сдвига, регистр 7 коэффициента, элемент ИЛИ 8, группа элементов И 9, элементы И 10-12, первая и вторая группы 13 н 14 информационных входов узла, информационный вход 15 узла, выход 16 узла, выходы 17 узла, тактовые входы 18-33 узла. В состав коммутатора 5 входят двухвходовые элементы И...

Номер патента: 962936

Опубликовано: 30.09.1982

Автор: Боюн

МПК: G06F 7/62

Метки: временных, интервалов, суммирования

...2, авыход 13 с входом элементов И группы4. Блок б приоритета содержит группу25трИГгерон 14, первую группу элементов И15,вторую группу элементов И 16 иэлемент ИЛИ 17Устройство работает следующим образом. 30Сйгналом по входу 8 Запуск триггер 3 устанавливается н единичное состояние и открывает элемент 2 И дляпрохождения тактовых импульсов с входа 7 через блок б на счетный вход 35счетчика 1, Счетчик 1 подсчитываетколичество тактовых импульсов, поступивших на его вход, Сигналы концавременных интервалов, поступающие повходу 9 через блок.б приоритета,открывают группу элементов И 4, переданаясодержимое счетчика 1 в сумматор 5.Таким образом, каждый сигнал концавременного интервала передает код,полученный н счетчике 1 и соответствующий...

Номер патента: 959106

Опубликовано: 15.09.1982

Автор: Боюн

МПК: G06J 3/00

Метки: аналого-цифровое, вычисления, парных, произведений, суммы

...вход и выход элемента И 21 соединены соответственно с первым входом 12 и с первым выходом 16 блока 10 управления. Блок 4 приоритетов представляет собой комбинационную схему, построенную на элементах И и ИЛИ, обеспечивающую выделение сигнала прерывания с более высоким приоритетом и работающего подобно цепочке сквозного переноса сумматора. Блок 4 и шифратор 5 могут быть реализованы, например, на микросхеме К 500 ИВ 165 кодирующий элемент с приоритетом.Устройство работает следующим образом.В режиме Загрузка, когда на первом выходе переключателя 22 режимов блока 10 управления стоит высокий потенциал, блок 10 управления подключает на входы сложения сумматора цифровые входы 14 устройства и с помощью счетчика 19 формирует последовательность...

Номер патента: 940165

Опубликовано: 30.06.1982

Автор: Боюн

МПК: G06F 17/10

Метки: массива, преобразования, упорядоченного, функционального, чисел

...2 адреса устанавливается номер первой ячейки памяти, из которой считывается первое значение аргумента, Равенство кодов в регистре 3 числа и счетчике 5 нарушается, е результате чего схема 4 сравнения снимает разрешающий потенциал с элемента И 15 блока 8 и через элемент НЕ 17 открывает элемент И 16, через который начинают проходить тактовые импульсы с входа 11 на выход 14 блока 8 управления к сцетчику 5 и функциональному генератору 6. Прохождение тактовых импульсов на выход 14 блока 8 продолжается до сравнения кодов в счетчике 5 и регистре 3, после цего схема 4 сравнения закрывает элемент И 16 и открывает элемент И 15 блока 8, разрешая чтение кода функции через группу 7 элементов И из функционального генератора б, соответствую щего...

Номер патента: 928408

Опубликовано: 15.05.1982

Авторы: Боюн, Палагин, Сабельников

МПК: G11C 11/00

Метки: запоминающее

...выпускаемых коммутаторах КП 1 серии К 155, а одноразРЯдные накопители 7 о - 7 п 1 - на полупроводниковых интегральных схемах,На Фиг. 3 обозначены количестваячеек п каждого .иэ одноразрядных накопителей 7 о - 7 1 и записанные вних информационнйе слова Ь 1 - Ьп,со о 1 1 п 11 1 п у 1и К 1 ЮдвУстройство работает следующим образом,Возможны четыре режима работыпредложенного устройства: 1) записьинформационного слова, 2) чтение информационного слова; 3) запись одноименных разрядов смежных слов; 4) чте928408 О. -.ООО О .001Д 1 1 формула изобретения ние одноименных разрядов смежныхслов.Режимы отличаются друг от другалишь комбинациями управляющих сигналов на входах 3 и 6 (см. фиг. 1).Поэтому для уяснения принципа работы устройства достаточно...

Номер патента: 926667

Опубликовано: 07.05.1982

Авторы: Башков, Боюн, Вороной, Козлов

МПК: G06F 15/32

Метки: вычислительный, дифференциальных, производных, решения, сетки, узел, уравнений, цифровой, частных

...сброса и регистр 13 сдвига устанавливается вноль.: На Входах 55-57 устанавливается 25 ;код 100. Яа входах 26 узла последовательно устанавливаются коды ОООО, 0001, 0010, 0011, 0100, которые коммутатором 8 по сигналу на управляют шем входе 68 подаются в младшие раз- зО ряды адреса блока 1 памяти. После установк,и,очередного кода на входах адреса на управляющий вход 30 подается сигнал записи и код нуля, снимаемый с выходов регистра сдвига, помещается в "соответствующую ячейку блока 1 памяти. На этом первый этап работы устройства заканчивается. На втором этале осуществляется вы О числение нового приближения решения по расчетным формулам. Реализация каждой из формул включает подготовительные операции, необходимые для занесения значений...

Номер патента: 894717

Опубликовано: 30.12.1981

Авторы: Башков, Боюн, Вороной, Козлов

МПК: G06F 17/13

Метки: вычислительный, дифференциальных, модели, производных, решения, сеточной, узел, уравнений, цифровой, частных

...узла. Предварительно все разряды регистра знаков соседних неизвестных устанавливаются8947 30 в единичное состояние подачей единичного управляющего сигнала на управляющий вход 33 узла. Коэффициент д заносится в регистр 9 коэффициента и по управляющему сигналу на управляющем, входе 28 коммутатора 7 передается параллельным кодом в регистр 11 сдвига по единичному сигналу на управляющем входе 30 узла.Один разряд коммутатора 7 (Фиг.2) содержит две схемы И 43 и 44, элемент ИЛИ 45, управляющие входы 28 и 29, информационные входы 46 и 47 и выход 48.На входы 19 узла подается адрес ,ООО 1, который коммутатором 5 (один разряд коммутатора 5 аналогичен разряду коммутатора 7) подключается ко входу адреса запоминающего устройства 1. Этот же адрес...

Номер патента: 879586

Опубликовано: 07.11.1981

Авторы: Боюн, Козлов, Терещенко

МПК: G06F 7/64

Метки: интегратор, цифровой

...одно 795866разрядного сумматора. Осуществляется умножение на К разрядов множителя за счет введения в блок умножения буферного регистра. Верхний предел размера буферного регистра в битах определяется соотношениемгде Т - быстродействие П-разрядно"йпго сумматора;Т - быстродействие однораэрядноЕ)15 го сумматора.Буферный регистр 13 сотоит из двухразрядов. Два разряда множителя, находящиеся в регистре 13, считываютсяс него и поступают на блок элементов 20И-НЕ. Умножение осуществляется известным способом: умножение содержимого регистра множимого 14 на два разряда множителя. За время сложенияв сумматоре 16 в буферном регистренакапливается два новых разряда множителя.Регистр остатка 17 введен для повы"шения точности интегрирования,...

Номер патента: 840921

Опубликовано: 23.06.1981

Авторы: Боюн, Козлов, Малиновский, Тракай

МПК: G06F 17/13

Метки: интегральных, многоканальное, реше-ния, уравнений

...входу блока управления, второй выход- соединен со вторым входом реверсивного счетчика каждого канала и со входом счетчика, выход которого подключен ко вторым входам первого и второго элементов задержки каждого канала. Блок сравнения невязок в устройстве содержит регистры, узлы сравнения, элемент задержки, и сумматор невязок, выход которого соединен с первыми входами первого и второго узлов сравнения и через элемент задержки подключен к входу первого регистра, выход которого подключен к второму входу первого узла сравнения, выход которого является вторым выходом блока, выход второго регистра подключен ко второму входу второго узла сравнения, выход которого является первым выходом блока, вход сумматора невязок является входом блока. Блок...