Боюн

Номер патента: 636639

Опубликовано: 05.12.1978

Авторы: Боюн, Козлов

МПК: G06J 1/02

Метки: интегратор, цифровой

..., 2 П функции сигналы переносапоступают йа блоки 3, 3 , , 3выделения приращения, которые производят выдачу приращений на выходы устройства, под воздействием сигналов,поступающих последовательно во времен)0 25 30 50 При интегрировании по Риману входы преобразователей 44, 42,4 и кода необходимо соединить между собой и подключить к общему входу независимой переменной, а преобразователи 44, 42, ,604 п кода в этом случае представляют собой обычные элементй И, через которые коды с выходов сумматоров 1, 1,65 1 П функции поступают на входы сумматоров 2, 22, , 2 интеграла.Для сокрашения количества выводов интегратора и упрощения коммутации между интеграторами выходы блоков 3, 32, Зп выделения приращения объединяются с помощью элемента ИЛИ 7 и...

Номер патента: 624227

Опубликовано: 15.09.1978

Авторы: Боюн, Козлов, Михайлов

МПК: G06F 7/38

Метки: возведения, двоичного, степень, числа

...информационные вхоцы 5, 6 и 7 устройства и шину 8 сцвига.Начальное состояние регистра 1 и сумматоров.2, 3 и 4 - нулевое. С прихоцом импульса на шину 8 происхоцит сдвиг содержимого регистра 1 и сумматоров 2, 3 и 4 соответственно на оцин, цва, три и четыре раэряца влево, после чего на информационные вхоцы 5, 6 и 7 устройства поступает очерецной импульс поспецоватепьного кода числа, который осуществляет: во втором такте - цобавпение к соцержимому третьего сумматора 4, второго сум магора 3 и первого сумматора 2 уцвоенного (со сцвигом на оцин раэряц влево) 4коца соответственно из второго 3, первого 2 сумматоров и регистра 1, цобавпение к содержимому второго сумматора 3 и третьего сумматора 4 соответственно прямого и удвоенного обратного...

Номер патента: 623207

Опубликовано: 05.09.1978

Авторы: Боюн, Козлов

МПК: G06F 17/18

Метки: анализа, многоканальное, нестационарных, процессов, распределений, случайных

...которого соединены со входами ЦАП; блок управления 4; дешифратор 5, входы которого соединены с выходами счетчика 3; группу элементов И 6, пе)эвце входы которых соединены с выходами дешифратора 5, а вторые входыс первым выходом блока управления 4; блок суммирования 7 и блок индикации 8, Входы блока суммирования 7 соединень с выходами группы элементов И 6, а выходы блока суммирования 7 - со входами блока индика.ции 8,Устройство работает следую 1 цим образом, Импульсы с четвертого выхода блока управления подсчитываются счетчиком 3, сигналы с выходов которого управляют ЦА 2 и дешифратором 5. При этом на выходе ЦАП 2 появляется напряжение ступенчатой раз.вертки, которое сравнивается в группе блоков сравнения 1 с напряжениями реализаций...

Номер патента: 622087

Опубликовано: 30.08.1978

Авторы: Боюн, Козлов, Скорик

МПК: G06F 17/10, G06F 7/548

Метки: вычислитель, косинуса, синуса, функций, цифровой

...выходы которого подключены соответственно к управляющим входам элсментов И групп 3, 4 и 5 и к третьему входу сумматора 2.В исходном состоянии содержимое регистра 1 равно значению функции для начального значения аргумента (хо), а содержимое сумматора 2 - значению функции для последующего значения аргумента (хо+Ь), где Ь - шаг изменения аргумента. Так, например, при воспроизведении синуса с шагом Ь=0,1 в регистр 1 заносится значение з 1 п 0=0, а в сумматор 2 - значение яп 0,1=0,0998. При воспроизведении функции косинуса в регистр 1 и сумматор 2 заносятся соответственно значения соз 0= 1 и соз 0,1=0,995.При поступлении на вход 7 импульса блок 6 по четвертому выходу выдает сигнал сдвига содержимого сумматора 2 (у;) на один разряд влево, что...

Номер патента: 620979

Опубликовано: 25.08.1978

Авторы: Боюн, Козлов, Третьяков

МПК: G06F 17/12, G06F 17/13

Метки: алгебраических, линейных, решения, систем, уравнений

Номер патента: 618745

Опубликовано: 05.08.1978

Авторы: Боюн, Ледянкин

МПК: G06F 17/00

Метки: сетки, цифровой, элемент

...в регистр 9 сдвига, Затем значения всех переносов, каждая единица которого в счетчике 4 по весу превышает значение данного разряда вдвое, но равна по весу каждой единице, которая поступает в сумматор 3 данного элемента цифровой сетки на следующем(9+1) микротакте, начиная со второго разряда счетчика 3 и старше, переписываются в буферный регистр 5 по сигналу, вырабатываемому с помощью триггера 8. Одновременно значение пере" носа иэ младшего разряда счетчика 4 записывается в триггер 7 через коммутатор 6.После выполнения 8-го микротакта триггер 8 перебрасывается н обратное состояние, позволяющее на следующем И Ф -ом микротакте коммутировать на вход переносов сумматора 3 значение результата, запомненное в триггере 7.Аналогично осуществляется...

Номер патента: 610116

Опубликовано: 05.06.1978

Авторы: Боюн, Козлов, Малиновский

МПК: G06F 17/10

Метки: двумерных, задач, математической, решения, физики

...7.Блок суммирования 1 содержит многовходовой одноразрядный комбинационный сумма-.тор 8, регистр 9, два элемента И 10 и 11 игруппу элементов И 12,Входы 13 - 17 блоков суммирования 1 соединены со входами сумматора 8, выход которого подключен ко входу регистра 9, Выходырегистра 9 соединены через группу элементовИ 12 с выходами 18 блока суммирования 1. бо Гервый 19 и второй 20 управляющие входы блока суммирования 1 соединены с упрдвляющими вхолами регистра 9 и первого элемента 11 10 соответственно. Третий 21 и четвертый 22 управляющие входы блока суммированиясоелинены со входами второго элемента И 1, выход которого подключен к управляю. щим .входам группы элементов И 2. Выхол младшего разряда регистра 9 соединен через первый...

Номер патента: 608165

Опубликовано: 25.05.1978

Авторы: Боюн, Козлов

МПК: G06F 17/13

Метки: вычислительный, дифференциальных, моделисетки, производных, решения, узел, уравнений, цифровой, частных

...два и тритакта на элементах памяти 21, 22 и 23 (см.фиг. 4) соответственно для уравнения Пуассона. Прн решении уравнений Пуассона наодин нз входов сумматора 1 поступает последовательный код правой части решаемого уравнения Г Чтобы . осуществить оперативныйввод функции Г, и повысить быстродействиеузла прн решении уравнения Пуассона, необходимо на одном из входов сумматора 1 включить регистр 26 функции (см. фиг, 5), входы27 которого соединены с приемными входамиузла, а выход младшего разряда регистра 26функции соединен с входом его сташего разряда. В регистр 26 функции заносится функцияправой части Г; последовательный код которой на каждой итерации решения вводится всумматор 1.С выхода блока умножения 5 результат суммирования, деленный на...

Номер патента: 603997

Опубликовано: 25.04.1978

Авторы: Боюн, Козлов

МПК: G06F 17/10

Метки: задач, математической, решения, трехмерных, физики

...суммирования 1. Вход блока 8 соединен с выходом блока управления,7, а выходы блока 8 соединены с входами блока 1. 55Каждый из блоков суммирования 1 содержит многовходовой одноразрядный камбииационныЛ сужатор 10, регистр 11, два элемента и 12 и 13, группу элементов И 14 и блок умножения 15 (см. Фиг, 3,).Входные шины блока суммирования 1 соединены с входами многовходового одноразрядно."о комбинационного суммато ра 10 вм од которого через блок Ум 65 ножеяия 15 подключен к вхоцу регистра 11.Выходы регистра 11 соединены черезгруппу элементов И 14 с:аыходными шинами блока суммироваиия 1, Управляющие входы блока суммирования 1 соединены с входами первого элемента И 12,выход которого подключен к управляю-щим входам группы элементов И...

Номер патента: 601691

Опубликовано: 05.04.1978

Авторы: Боюн, Малиновский, Писарский

МПК: G06F 7/385

Метки: п-разрядных, суммирования, чисел

...устройстводля суммирования и -разрядных чисел,содержащее сумматор, блок управления,и входных элементов И, первые входыта которых соединены с первым выходом блока управления, счетчики и элементы "И" 3Недостатками этого устройства являются;Например, для случая К =1000, И =30 и где 1 - задержка переноса в одном разряде сумматора;1- длительность импульса;ф - время задержки нарастания фронта 10 на выходе схемы И; иолучим выигрыш по быстродействию для предлагаемого устройства по сравнению:- сумматором со сквозным переносомЯ =9 раз;- сумматор с частично-групповым переносом при числе групп равным шести 20Й =6 раэ;- сумматор с параллельным переносомЯ = З,ЗФ 4,8 раэ,Кроме существенного выигрыша по быстродействию, предлагаемое устройство...

Номер патента: 600563

Опубликовано: 30.03.1978

Авторы: Боюн, Козлов

МПК: G06F 17/10, G06F 7/544

Метки: вычисления, логарифмической, тригонометрических, функций, экспоненциальной

...7 задержки с управляющим входом группы элементов И 6, шформационные входы которой подключены и выходам слкатора 2, а выход - и первому входу сумматора 3. Въход элегента 7 задержки связан с входом двоичного счетчика 1, выход которого 0 соединен через группу элементов И 5 с вторым входом сумматора 2, первьш вход которого подключен к входу 8 устройства, к входу счетчика 4, выход которого соединен с четвертым входом сумматора 3, а также к 25 второму и третьем входам сухматора 3.Предлагаемое устройство работает следующим образом.На вход 8 устройства поступает последовательность импульсов, код суммы которы.; накапливается в гг-разряднох двоичном счетПодписноССР Тираж 841итета Совета Министретений и открытий35, Раушская наб., д,Изд. М 338...

Номер патента: 596952

Опубликовано: 05.03.1978

Авторы: Боюн, Козлов, Малиновский

МПК: G06F 15/32

Метки: дифференциальных, решения, систем, уравнений

...в столбце блока умножения 2, 4 ОВыход 11 (и+1)-го в столбце блока умножения 2 соединен с вторым входом 9первого в столбце блока умножения 2 ивходом соответствующего интегратора 1,Устройство работает следующим об 45разом,В регистрах 8 л блоков умножения 2устанавливаются значения коэффициентовЙц, а в регистры 8 блоков умножения2 (о+1)-й строки заносятся коды величины501 . На первые входы 10 блоков умноже-,ния 2 (о +1)-й строки подаются прирашениафункции 6, а на первые входы 10блоков умножения 2 с первой по-юстроку поступают приращения , с 1с вьмходов интеграторов 1,В первом такте осуществляетсявыдачапервого младшего разряда коэффициентовй . и остатков Ь: на предыдущей3.,60итерации на одноразрядные сумматоры 4 4блока...

Номер патента: 596941

Опубликовано: 05.03.1978

Авторы: Боюн, Козлов

МПК: G06F 7/38

Метки: возведения, дробную, степень

...реализовать нелнней.ные зависимости, приращения которых для. рав.ных интервалов независимой переменной записаны в разрядах второй зоны 1, блока 1 памяти приращений. Начальные значения функций 1(х( для заданных зиачеиий арГументОВ хо наносятся н реверсивные счетчики 71, 7 и 22, а текущие зпачения функций 1(х) пОлучают.ся в тех )кечетчиках путем добавлении приращеш(й функций к содер)кнмому реверсивных счетчиков 77. и 22 в режиме слежения за нзменещ(ем значений. аргументов х.Значения а)Гументов х задак)тся на информацио)Нные Входы 13 устройства и цоступа(от на входы схем "рагя(ения 9 1, 9) и 9,. Пусть, например, в одном .з разр вдов блока памяти прнра щений Второй зоны 1, записаны приращенияфункций 1 п(х), а выход этого разряда через...

Номер патента: 595728

Опубликовано: 28.02.1978

Авторы: Боюн, Козлов, Михайлов

МПК: G06F 7/38

Метки: возведения, двоичного, степень, четвертную, числа

...группы элементов И 5 - 8, элементы 9, 10 задержки и входи ю шин 11.Работает устройство следующим образом.Начальное состоянис счетчика 1 и сумматоров 2 - 4 - нулевое. Каждый импульс, по ступивший на входную шину 11, осуществляИмпульс па входной шинеакт 2-(. )"+1+ (16 Х 4) 18-: 416 3ет в первом такте добавленис к содержи 1 О 1 у сумматора 2 удвоенного (со сдвигом на од 1.;: ра 1 ряд влево) кода пз двоичпог 1 счетчик 1, к содержимому сумматора 4 удвоенного (со сдвигом на один разряд влево) кода из сумматора 3 и добавление единицы младшего разряда в сумматоры 2 и 4. Во втором такте при подаче импульса на входную шину добавляется единица младшего разряда в двоичный счет 1 пк 1 и удвоешый (со сдвигом на один разряд влево) ко;1, сумматора 2...

Номер патента: 586461

Опубликовано: 30.12.1977

Авторы: Боюн, Козлов

МПК: G06F 17/18

Метки: анализа, многоканальное, процессов, распределений, случайных, стационарных

...входами элементов 4 соответканалов устройства, а выход каждоков совпадения соединен со входомсоответствующего канала. Выходыравления соединены с управляющианалого-цифрового преобразователя,ляющим входом коммутатора и свходами элементов И.Устройство работает следующимБлок управления б предварительводит установку количества уровнейкратного степени двойки, с помощьтатора 2, который осуществляет подтребуемого количества разрядовказ 2988/15НПО Изд. М 1033 Ти дарственного комитета Совета по делам изобретений и отк 3035, Москва, 5 К, Раушскаяаж 818Министровытийао., д. 4/5 одписиое ипография, ир, Сапунова, 2 цифрового преобразователя 1 к дешифратору д. Г 1 осле чего по сигналу с блока 6 производится запуск аналого-цифрового...

Номер патента: 582512

Опубликовано: 30.11.1977

Авторы: Боюн, Козлов, Соломонов

МПК: G06F 7/38

Метки: возведения, куб

...из счетчика 1, первого 2 и второго 3 сумматора, первого 4 и второго 5 блоков элементов И и элемента б задержки. Вход 7 устройства соединен с одним из входов сумматора 2, с входом счетчика 1, с одним из входов блока 4 элементов И и с входом элеСодержимое Импульсы на входеустройства двоичного счетчика 1 сумматора 3 сумматора 2 0000 00000 0300000 0011 0000001 00011 0110 0001000 мента 6 задержки. Выход счетчика 1 подключен через блок 5 элементов И к входу сумма тора 3, выход которого соединен через блок 4 элементов И с другим входом сумматора 2, а второй вход блока 5 элементов И связан с выходом элемента 6 задержки.Начальное состояние счетчика 1 и сумматоров 2 и 3 - нулевое. Число 1 х), представленное последовательностью импульсов,...

Номер патента: 578646

Опубликовано: 30.10.1977

Авторы: Алишов, Боюн, Козлов

МПК: G06J 3/00

Метки: аналоговых, вычислительных, машин, работы, совместной, цифровых

...3 соединен с первыми входами группы схем сравнения 9, вторые входы которых подключены к вторым входам устройства, а выходы - к входам блока 5 памяти выбора нелинейностей,Устройство работает следующим образом.Репистр 2 адреса выполнен в виде кольцевого счетчика, который в соответствии с тактовыми импульсами, поступающими на первый вход устройства последовательно формирует адреса всех ячеек блока 1. В блоке 1 записаны через равные интервалы по аргументу приращения всех целицейцык зависимостей, количество которых соответствует разрядности блока 1. В соответствии с адресами, формируемыми в регистре адреса, осуществляется считывание информации (в виде приращений функций), цз блока 1, которая поступает ца вторые входы коммутатора 4....

Номер патента: 571812

Опубликовано: 05.09.1977

Авторы: Боюн, Козлов

МПК: G06F 15/20

Метки: возведения, дробную, степень

...со вторыми входами 4 Осхемы сравнения кодов 10 . 12щему выходу блока 12, и элемент ИЛИ 13, подкаоченный вторым входом к выходусхемы сравнения кодов 10, через элементИ 5, второй вход которого подключен ковторому управляющему выходу блока 12,соединен с третьим управляющим .входомблока 11, Четвертый управляющий входблока 11 подключен и выходу схемы сравнения кодов 1 ОЗ через элемент И 5,подккоченный вторым входом ко второмууправляющему выходу, блока 11. Четвертыйуправляющий вход блока 12 подключен квыходу схемы сравнения кодов 10 через элемент И 5, подключенный вторым входомко второму управляющему выходу блока 12,Блоки возведения в целую степень 12и извлеченчя корня 11 (фиг, 2) содержатпо две последовательно соединенных. цепииз...

Номер патента: 571807

Опубликовано: 05.09.1977

Авторы: Боюн, Козлов, Михайлов

МПК: G06F 7/38

Метки: возведения, извлечения, квадрат, квадратного, корня

...третий и четвертый блоки элементов И и блок сравнения, Первый и второй выходы последнего соединены с пер- О вымя входами-первого и второго элементов И, а третий выход - со вторыми входами первого н второго элементов И и вторым входом блока памяти Третий вход блока памяти соединен с выходом второго блока элементов И, информационные входы которого 1 соединены с нулевыми выходами реверсивного счетчика, первый вход которого соеди . нен с выходом второго элемента И и входом первого элемента задержки, выход которого 40 соединен с четвертым входом блока памяти и управляющим входом второго блока элементов И, Второй вход реверсивного счетчика соединен с выходом второго элемента задержки, вход которого соединен с выхо дом первого алемента И и...

Номер патента: 570047

Опубликовано: 25.08.1977

Авторы: Боюн, Козлов, Малиновский

МПК: G06F 17/10, G06F 17/17, G06F 7/544 ...

Метки: воспроизведения, функций

...содержащее блок памяти, вход которого соединенвыходом счетчика, вход которого соединен с входом устройства 13) Недостатся большоекак оно содератор и блокимеет низкомножествомдешифраторо Изобретение относится к вычислительной технике и может быть применено для построения функциональных преобразователей и специвлизированньтх вычислительных устройств., Известен интерполятор, осуществляющий интерполяцию функции полиномами .высокого порядка и содержащий устройство двоичного умножения асинхронного типа, двоичный счетчик, сумматор, постоянное, запомиааюкнее устройство (ПЗУ), регистры, адресное устройство, кодирующее устройство, выходное устройство, вентильные схемы и блок управления 11, Недостатками. этого устройства являются т большое...

Номер патента: 564638

Опубликовано: 05.07.1977

Авторы: Боюн, Козлов

МПК: G06F 17/12, G06F 17/13

Метки: алгебраических, линейных, решения, систем, уравлений

...с выходами устройства 2,Недостатком этого устройства явпяетсябольшой обьем оборудования, поскольку прирешении системы уравнений т -го порядка вустройстве испопьзуется ( И 4 И ) узловумножения приращений, тт интеграторов и,И сумматоров на (И1 ) входов, большоевремя решения из-за инерционности, вносимой интеграторами, что ограничивает возможность применения устройства в систетмах управпения реапьного, временитрудность автоматизации ввода в устройство ииз-за наличия большого количества уэпоВумножения, что успожняет блок управленияустройства,5646 38 15 18 Подписн ИИПИ Заказ 2180/213 Тир филиал ППП "Патент, г. Ужгород оектная,приращений и составляют примерно десятуючасть общих,аппаратурныхзатрат на этиблоки. Таким образом.,по объему...

Номер патента: 561963

Опубликовано: 15.06.1977

Авторы: Боюн, Козлов

МПК: G06F 7/52

Метки: вычисления, произведений, сумм

...результата происходит в сумматоре 4 через первый и второй блоки элементов И 5 и 6 под управлением знаков множимого и множителя.Во втором и третьем случае на сумматор 4 подаются проинвертированные коды множимого и множителя, а в знаковый, дополнительные и младший разряды сумматора 4 добавляются единицы.В четвертом случае, кроме подачи на сумматор 4 проинвертированных кодов множимого и множителя и добавления в младший разряд сумматора 4 двух единиц, необходимо вычесть единицу из младшего дополнительного разряда сумматора 4. Зто осуществляется также подачей единиц на входы знакового и дополнительных разрядов сумматора 4, Дополнительные разряды в сумматоре 4 введены на случай переполнения результата, который получается на выходах 8...

Номер патента: 560230

Опубликовано: 30.05.1977

Авторы: Боюн, Козлов

МПК: G06F 15/34

Метки: вычисления, тригонометрических, функций

...первого элемента7 задержки, выход которого подключен к входу сумматора 2, входу второго элемента 7 задержки и управляющему входу элемента И 6,выходами связанного также с входом сумматора 4, к другому входу которого подключенвыход пересчетной схемы 5. Выход второгоэлемента 7 задержки соединен с входом счетчика 1, управляющим входом элемента И 6 ис входом пересчетной схемы 5, выход которойподключен к входу сумматора 3.Начальное состояние счетчика 1, сумматоров 2, 3 - нулевое, а у сумматора 4 - единицы во всех разрядах. Пересчетная схема 5представляет собой счетчик, осуществляющийделение количества входных импульсов на коэффициенты 6 и 12.Передача кодов со счетчика 1 на сумматор2 осуществляется со сдвигом на один разрядвлево...

Номер патента: 556464

Опубликовано: 30.04.1977

Авторы: Алишов, Боюн, Козлов

МПК: G06J 1/02

Метки: дифференциальных, интегрирующее, линейных, решения, систем, управлений, цифровое

...устройства пробразом.На первом такте с выхода блока 4 на бло ки 2 подаются коэффициенты первого столбца решаемой системы уравнений. Одновременно открывается элемент И 7 первого интегратора 1, который подключает данный интегратор через общую шину всех блоков 2, Блоки 2 5 осуществляют умножение значения приращения, поступаюшего с первого интегратора 1, на коэффициенты первого столбца системы у 1 авнений. Полученные на выходах устройств умножения 2 значения произведений прира щения на коэффициенты подаются на входыКорректор А. Николаева Редактор Т. Рыбалова Заказ 1119/5 Изд.410 Тираж 815 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д....

Номер патента: 556447

Опубликовано: 30.04.1977

Авторы: Боюн, Козлов

МПК: G06F 17/10, G06F 7/544

Метки: воспроизведения, функций

...импульс, поступивший на первый вход устройства, осуществляет вычитание из содержимого счетчика 2 (х) единицы младшего разряда и добавление единицы в счетчик 3. Второй счетчик 3 представляет собой одноразрядный реверсивный счетчик ц осществляет556447 деление частоты входных импульсов пополам, т. е. через него в сумматор 1 для каждого входного импульса проходит величина 1/2. Входной импульс проходит через элемент 6 и открывает элемент 4, через который осуществляется передача содержимого счетчика 2 (х - 1) в сумматор 1. Если в сумматоре 1 сохдержалась величина сов (х) - 1 -- , то по 2сле прибавления кода (х - 1) из первого счетчика 1 и значения из второго счетчика 2, в сумматоре 1 получается величина сов (х - 1) - 1 -15 Каждый...

Номер патента: 556446

Опубликовано: 30.04.1977

Авторы: Боюн, Козлов, Соловьев

МПК: G06F 17/10

Метки: вычисления, полиномов

...группы.25 На чертеже приведегаемого устройства.Устройство содержит сумматоры 1, рег2, группу пар элементов И 3, 4, реверсив счетчик 5, схему б сравнения, элемент 7 30 держки, первую пару элементов И 8, 9,рую пару элементов И 10, 11, третью пару элементов И 12, 13.Устройство работает следующим образом.На сумматоры 1 и регистр 2 заносятся коды начальных значений и разностей искомой функции. На вход устройства поступает код переменной, который накапливается в счетчике 5. Одновременно с этим осуществляется вычисление функции.Для монотонно возрастающей переменной на первом такте суммирование производится в четных сумматорах, а на втором - в нечетных сумматорах. За два такта производится вычисление новых значений функции и разностей.Для...

Номер патента: 554544

Опубликовано: 15.04.1977

Авторы: Боюн, Малиновский, Соловьев

МПК: G06J 1/02

Метки: интегрирования

...коду суммы в сумматоре, и запоминающего устройства, в котором предварительно записаны факториалы ряда целых чисел, которые считываются под воздействием разрешающих потенциалов с дешифратора,Таким образом, блок 2 осуществляет формирование факториалов целых чисел от нуля до величины, равной значению степени полинома, поступающей из регистра 1, плюс значение кратности интегрирования, поступающее из блока 5. Блок 3 предназначен для ввода и хранения 1+1 коэффициентов исходного полинома. Блок 6 представляет 1+1 множительных устройств, осуществляющих умножение коэффициентов полинома, поступающих из блока 3, на факториалы соответствующих им порядковых номеров, поступающих с блока 2. С помощью блока 5 осуществляются ввод и запоминание...

Номер патента: 554537

Опубликовано: 15.04.1977

Авторы: Боюн, Писарский

МПК: G06F 7/385

Метки: массива, п-разрядных, суммирования, чисел

...последовательными входами счетчиков 2. Управляющие входы вентилей 4 соединены с первым выходом 9 устройства управления 7, Группа вентилей 3 старших разрядов включена между т параллельными выходами счетчика 2 старших разрядов и младшими т входами 10 сумматора 1, последующие группы вентилей3 включены между параллельными выходами и входами соседних по старшинству счетчиков 2. Управляющие входы всех групп вентилей 3, а также параллельные входы счетчика 2 младших разрядов соединены со вторым выходом 11 устройства управления 7. Последовательные выходы п счетчиков 2, начиная со старших разрядов, соединены с единичными входами 12 и триггеров регистра 5 соответственно, выходы которого через и дополнительных вентилей 6 соединены с и входами...

Номер патента: 553622

Опубликовано: 05.04.1977

Авторы: Боюн, Козлов, Соловьев

МПК: G06F 17/11

Метки: вычисления, корней

...чьцой функции, которое НЗМЕЕтяЕТГЗТ В СООтптТСТтэттц С ИЗМЕНЕНИЯМИ ВХОДНОЙ ВЕЛЕЕтдцтЕЕ Х (Е 1,Прн задаететц соответствующих зцачеееий коцеч. ных разностей в сумматоры 1 и регистр 2 устрой. ство может быль использовано для Возведения в целую стецець Входной Величины, изменяющейся во ВРЕ МЕЕЕЕЕ.При единичном состоянии триггера 7 открьпы элементы"И" 8 первой группы и осуществляется ВЫтЕНСЛЕНИЕ ДЕНСтВНтЕЛЬЦЫХ КОРЦЕй ПОЛИНОМИаЛЬ, ного уравеееецея и слежеееие за одним изнихв соответствии с изменениями вели еинье х(т), В этом слуеае схема сравнения б определяет знак рассогла. сования междусодержимым последнего в группе сумматора 1 и входееой величиной х(т), поступающей на ее первый вход. В остальном работа устройства аналогична...

Номер патента: 553613

Опубликовано: 05.04.1977

Авторы: Боюн, Козлов, Малиновский, Семотюк

МПК: G06F 7/38

Метки: арифметическое

...3 - ав регистр суммымиожимых 6 - а,+а в первый регистр множи.теля 4 - Ь, во второй регистр множителя 5-Ьг внакапливающий сумматор 1 - О,Вычисление указанного выражения можетпроизводиться начиная с младших нли со старшихразрядов, В первом случае дешифратором 11 осу 4ществляется аншшэ солар ьимого первого 4 и вто.рого 5 регистров ьвожи елей со стороны младшихразрядов и сдвиг на каждом такте содержимогонакапливающего сумматора 1 вправо, а во втсромб случае - анализ со стороныгорших разрядов исдвиг содержимого накапливая сто суммато.авлево,3 гри нулевых значениях анализируемых одноименных разрядов первого 4 и второго 5 ре 10 гистров множителей дешифратор 11 не выдает разрешающего потенциала ни по одному из выходов,следовательно...