Боюн

Номер патента: 840920

Опубликовано: 23.06.1981

Авторы: Башков, Боюн, Вороной, Козлов, Семотюк

МПК: G06F 17/13

Метки: вычислительный, дифференциаль-ных, модели, производных, решения, сеточ-ной, узел, уравнений, цифровой, частных

...Далее в регистр 9 заносится коэффициент Ь11и в течение последующих четырех цйклов: занесение коэффициента в регистр 4, чтение из запоминающего устройства, суммирование, запись в запоминающее устройство Формируется содержимое ячеек 4-7 запоминающего устройства. При этом на входе 9 адреса должны подаваться в следующей последовательности: 0000, 0100, 0001,0101, 0010, 0110, 0011, 0111. После этого в регистр 9 заносится коэффи" циент а и в течение 8 последующих,3циклов Формируется содержимое ячеек 8-15 Адреса на вход запоминающего устройства подаются в такой последовательности: 0000, 1000, 0001, 1001,0110, 1110, 0111, 1111, По окончании формирования содержимого запоминающего устройства в регистр 9заносится значение111На втором...

Номер патента: 830396

Опубликовано: 15.05.1981

Авторы: Боюн, Козлов, Малиновский, Третьяков

МПК: G06F 17/12

Метки: решения, системлинейных, уравнений

...из суммирующих блоков 2 поступают на входы регистров 4 невязок, где запоминаются, и на входы шифраторов 3. В этих шифраторах происходит выделение старших разрядов невязок, представляющих собой приращения соответствующих неизвестных,шифрируются в соответствующем шифраторе 3 и через коммутатор 5 поступают на вход дешифратора б и на все управляющие входы суммирующих блоков 2, т,е. шифратор 3 выполняет арифметическую операцию: 2 "фо 97 1) (У - невязка). Дешифратор б преобразует постуПивший свернутый код приращения неизвестного в полноразрядную величину (старший разряд соответствующей невязки), которая затем суммируется в сумматоре 7 с предыдущим значением соответствующего неизвестного, хранимым в блоке 8, и записывается опять на то же...

Номер патента: 817726

Опубликовано: 30.03.1981

Авторы: Боюн, Козлов, Тракай

МПК: G06F 17/13

Метки: интеграль-ных, решения, уравнений

...2, Авторское свиде, льство СССРпо заявке Р 2599160/18-24,кл.6 Об Х 1/02, 1978 (прототип). После окончания 1-ой итерации в ре"версивных счетчиках 5 содержатся значения функции у(х), а на выходахсумматоров 3 - значения соответствующих невязок Е,(х ), ПосЛедующиеитерации выполняются аналоГично.После выполнения р-ой, последней итерации, сигнал переполнения второгосчетчика 10 поступает в блок 8 управления, который выдает команду наокончание работы.Блок 8 управления работает следующим образом,Сигнал "Начальная устййовкаф, поступающий на элемент И 20, осуществ-.ляет передачу дополнительного кодавеличины разрядности р с регистра 15на первый вход второго счетчика 10и устанавливает триггер 13 в состояние, открывающее элемент И 19,...

Номер патента: 813446

Опубликовано: 15.03.1981

Авторы: Боюн, Козлов, Малиновский, Третьяков

МПК: G06F 17/12

Метки: ли-нейных, решения, систем, уравнений

...в ноль. В нулевойитерации решения системы уравненийв накапливающие сумматоры 2 поступают соответственно коды свободныхкоэффициентов, хранящиеся в регистрах 3. Далее коды свободных членовиз накапливающих сумматоров 2 подаются на входы регистров 3 соответственно, где запоминаются,и на соответствующие входы блока 4 выделенияприращения неизвестных. В этом блоке происходит выделение старшегоразряда наибольшего по модулю свобод Оного члена. Далее с выхода блока 4выделения приращения неизвестных полученный код приращения неизвестного поступает на вход блока 5 управления сдвигом, где преобразует-, 35 ся в другой код, который управляет сдвигом содержимого накапливающих сумматоров 2 на число разрядов, равное весу значащей единицы кода прира;...

Номер патента: 813418

Опубликовано: 15.03.1981

Авторы: Боюн, Козлов, Ледянкин, Малиновский

МПК: G06F 7/52

Метки: двоичныхчисел, дополнительных, кодах, умножения

...знакового разряда регистра множителя, выходы первого и второго преобразователей кода в дополнительный соединены с первым и вторым входами элемента И соответственно.На чертеже приведена схема устройства.Устройство содержит регистр 1 множимого, регистр 2 множителя, триггер 3 модификации сдвига, первый 4 и второй 5 преобразователи кода в дополнительный, элемент И 6, узел 7 суммирования, регистр 8 результата, входные шины Э и 10 множимого и множителя соответственно, управляющий вход 11 устройства, выходную шину 12 результата. При работе устройства в регистры множимого и множителя записываются сомножители в дополнительном коде с учетом знаков. Если множитель положительный, то нулевое значение его знакового разряда определяет режим работы...

Номер патента: 811272

Опубликовано: 07.03.1981

Авторы: Башков, Боюн, Козлов, Ладыженский, Юрага

МПК: G06F 17/13

Метки: двумерныхзадач, математической, решения, физики

...ввода 2 выдает в последовательном коде, начиная с младшего разряда, значения граничных условий для четных неизвестных на входы внешних блоков суммирования 7 в крайних и нечетных строках блоков коммутации 8, и значения соответствующих правых частей на входы всех блоков суммирования 7, на другие входы которых поступает последовательный код со своего выхода, выхода сответствующего блока коммутации 8 и с соседних блоков суммирования 7. Одновременно блок управления 1 выдает сигнал установки в единицу триггера 34 на управляющий вход 36 бло 811272ка режима 9 и сигнал установки в нуль триггера 35 на управляющий вход 37 блока режима 9, В результате блок режима 9 выдает по выходу 38 на вход режима 32 блоков суммирования 7 в нечетных строках...

Номер патента: 807280

Опубликовано: 23.02.1981

Автор: Боюн

МПК: G06F 7/52

Метки: вычисления, массивовчисел, суммпроизведений, упорядоченных

...иэ первого массива больше буется выполнить М и сложений и . рйи сдвигов в множительном устрой- зстве где и - разрядность чисел мас- всивов), сЦель изобретения - повышение бы- чстродействия устройства за счет сокращения количества операций для вы- рчисления суммы парных произведений. вУказанная цель достигается тем, счто в устройство введены схема сравнения, счетчик и сумматор-вычитатель, 1причем первые и вторые входы схемысравчения соединены с выходами первого регистра числа и счетчика соответственно,. а выход ее соединен с входом блока управления, третий выходкоторого соединен с управляющим входом сумматора-вычитателя, входы сложения которого соединены с входамивторого запоминающего блока, входывычитания соединены с выходами второго...

Номер патента: 800997

Опубликовано: 30.01.1981

Авторы: Башков, Боюн, Дорожко, Козлов

МПК: G06F 17/10

Метки: вычислительный, узел, цифровойсетки

...сигнал Х , равный логической единице,если контролируемые разряды неравныи необходимо делать сложение иливычитание. Если сигнал Х равен единице, то проводят вычитайие, а еслинулю - сложение.Преобразователь кодов 2 предназначен для Формирования прямого илидополнительного кодов содержимогорегистров 1 коэффициентов, или пропуска кода тождественного нулю приопределенных значениях последовательно выхода соответствующего соседнего узла. На фиг, 3 представлена блок-схема преобразователя 2 кода, который состоит из двух элементов НЕ 13,и 14, элементов И 15 и 16и элемента ИЛИ 17,Если сигнал Х равен О,то на выходе элемента ИЛИ 17 будет тождественный нуль. При Х 1 равном единицена выход элемента ЙЛИ 17 поступаетобратный код регистра 1...

Номер патента: 798862

Опубликовано: 23.01.1981

Авторы: Боюн, Козлов, Малиновский, Третьяков

МПК: G06F 17/12

Метки: решения, системлинейных, уравнений

...невязок - коды соответствующихсвободных членов решаемой системыуравнений. Содержимые всех сумматоров устанавливаются в нуль. На, выходах блока 4 образуются соответственно 1 офК, где К - разрядные коды111 и 000 (с - основание сис темы счисления).На нулевой итерации код соответствующего свободного члена с выходарегистра 3 невязки через сдвиговыйрегистр 7 без задержки (на его управ ляющий вход подан нулевой сигнал)поступает на вход сумматора 2 соответственно, на второй вход которогоничего не подается. В результатекоды свободных членов проходят через д сумматоры 2 без изменений, затем поступают в регистры невязок 3 соответственно и в блок 4. В этом блокепроисходит выделение старшего разряда наибольшего (по модулю) свободного члена. Код...

Номер патента: 798859

Опубликовано: 23.01.1981

Авторы: Башков, Боюн, Козлов, Ладыженский, Серга

МПК: G06F 17/13

Метки: вычислительный, дифференциальныхуравнений, производных, решения, сеточноймодели, узел, цифровой, частных

...формирователя 63 кода. На управ.40 ляющие входы Формирователя 63 кода поступает очередной разряд суммы со входа бб и предыдущий разряд суммы с выхода триггера 62. В зависимости от значЕний этой парЫ разрядов формиро ватель 63 кода выдает на входы сумматора 64 значение ю/б, дополнительный код от е/б или нулевой код. Код с выхода формирователя 63 суммируется с содержимым сумматора 64.На сумматоре 64 образуется очередное частичное произведение, младший разряд которого поступает на вход 66 блока 3 умножения.На и-ом и (и+1)-м тактах работы устройства сигналы сдвига со входов 49 и 51 на регистры 5 и 7, соответственно, не подаются. Этим обеспечивается на (и+1) и (и+2)-ом тактах необходимое в дополнительном коде сложение знаковых разрядов...

Номер патента: 798858

Опубликовано: 23.01.1981

Авторы: Башков, Боюн, Козлов, Ладыженский

МПК: G06F 17/13

Метки: вычислительный, дифферен-циальных, модели, производ-ных, решения, узел, уравнений, цифровойсеточной, частных

...очередной разряд суммы с входа 44 и предыдущий разряд суммы с выхода триггера 41. В зависимости от значе ний этой пары разрядов формирователь 42 кодов выдает на входы сумматора 43 значение и/4, дополнительный код от цц/4 или нулевой код. Код с выхода Формирователя 42 суммируется с содержимым сумматора 43. Тем самым реализуется известный алгоритм умножения чисел в дополнительных кодах. Формирователь 42 кода является ком" бинационной схемой. На сумматоре 43 образуется очередное частичное произведение,младший разряд которого поступает на выход 45 блока 2 умножения.На и-ом и (и+1)-ом тактах работы сигнал сдвига на регистр 4 не подается, Этим обеспечивается на (и+1) - ом и (и+2)-ом тактах необходимое в дополнительном коде сложения знако 1...

Номер патента: 798856

Опубликовано: 23.01.1981

Автор: Боюн

МПК: G06F 17/10

Метки: массива, функциональногопреобразования, чисел

...установка всех триггеров 4 -4в единичное состояние и запуск блока 7 управления, открыва-, ются элементы И Б и элемент И б соответственно для прохождения тактовых импульсов с входа 11 на счетние входы счетчиков 2 -2)и вход блока 1. Блок 1 осуществляет функциональное преобразование над последовательностью тактовых импульсов, поступающих на его вход через элемент И б. При этом на его выходах появляются коды, являющиеся функцией от числа импульсов, прошедших на него с момента. запуска. Счетчики 21-2 осуществляют добавление числа импульсов, поступающих на его счетные входы, к записанным в них ранее обратным кодам чисел массива (значениям аргумента)В моменты переполнения счетчиков, свидетельствующие о том, что количество прошедших на...

Номер патента: 781851

Опубликовано: 23.11.1980

Автор: Боюн

МПК: G06J 3/00

Метки: аналого-цифровое, возведения, квадрат, многоканальное

...3, счетчик 4, элемент И 5, блок элементов И б, сумматор 7, выходной блок элементов И 8, шифратор 9, генератор 10 импульсов. Входы 11 устройства соединены с первыми входами элементов 1 сравнения, вторые входы которых объединены и соединены с выходом цифроаналогового преобразователя 3, а выходы - со входами блока приоритетов, (й+1) - Й вход которого соединен с выходом генератора 10 импульсов и входом элемента И 5. Выход элемента И 5 соединен со входом счетчика 4 и с управляющим входом группы элементов И б и входом младшего разряда сумматора 7. Выходы счетчика соединены со входами цифроаналогового преобразователя 3 и через группу элементов И б - со входами сумматора 7 со сдвигом на один разряд в сторону старших рязрядов, выход...

Номер патента: 769547

Опубликовано: 07.10.1980

Авторы: Башков, Боюн, Козлов, Ладыженский, Юрага

МПК: G06F 17/10, G06F 17/13

Метки: вычислительный, дифференциальных, моделисетки, производных, решения, узел, уравнений, цифровой, частотных

...но(мер строк(и и столбца в 20 сеточной области; 0(,) (,) - искомое решение задачи в узлах сетяи;где Устройство работает следующим образом. Зате(м в вычислительном узле реализу ется формула (2). В течение п тактов .работы устройства на сумматоре 1 осуществля ется суммирование последовательных кодов соответствующих слагаемых формулы (2), поступающих с выхода репистра 2. через 60 В исходном состоян(ни в регистре 2 находится (1,(,",+",. Далее реализуется формула З 1 (1). В течение п тактов,на сумматоре осуществляется суммьро(вание последовательиого кода (1,(,";+ поступающего с выхода регистра 2 через элемент И 4, и последова(й и (д ц , и 35 тельных кодов 0 0;(, О ;.поступающих с соседних выч(ислнтельных узлов сепки и блока правых частей....

Номер патента: 763904

Опубликовано: 15.09.1980

Авторы: Боюн, Козлов, Ледянкин

МПК: G06F 17/13

Метки: микропроцессор, сеточный

...вмомент "развертки" соответствующегоадреса мультиплексора. Если в предыдущей итерации, например, были выделены приращения во всех соседнихмикропроцессорах, то все четыре коэффициента будут введены через мультиплексор на вход суммирующего блока40 2 в текущей итерации. Сложение коэффи"циентов может осуществляться последовательным, параллельным, последовательно-параллельным способами. Витоге с помощью суммирующего блока2 промежуточного результата будетполучена и запомнена в узле сдвига3 сумма коэффициентов. Для определен"ности будем считать в дальнейшем,что операции выполняются над числами в последовательном коде, формапредставления - фиксированная запятаяперед старшим слева значащим разрядом после знаковогоа обработкачисел в...

Номер патента: 763903

Опубликовано: 15.09.1980

Авторы: Боюн, Козлов

МПК: G06F 17/10

Метки: вычисления, логарифмической, функций, экспоненциальной

...а выход - со вторым входом сумматора, выход элемента задержки соединен .со входом счетчика и третьим входом сумматора.Схема предлагаемого устройства представлена на чертеже и содержит двоичный счетчик 1, сумматор 2, пе,Р,ф":.63фф е ресчетный узел 3, группу элементов И 4 элемент задержки 5.Вход б устройства соединен с управляющим входом группы элементов И 4, входом пересчетного узла 3 и входом элемента задержки 5. Выходы двоичного. счетчика 1 соединены с информационными входами группы эле.ментов И 4, выходы которых соединены с первыми входами сумматора 2, второй вход которого подключен к выходу пересчетного узла 3. Выход элемента задержки 5 соединен со входом двоичного счетчика 1 и третьим входом сумматора 2.Начальное состояние...

Номер патента: 746536

Опубликовано: 05.07.1980

Авторы: Боюн, Козлов

МПК: G06F 15/34

Метки: вычисления, тригонометрических, функций

...содержащее сумматор,элементы И и ИЛИ, дополнительно введены три регистра и блок управления,причем входы сложения сумматора соеди нены с выходами элементов И первойгруппы, информационные входы которыхподключены к выходам первого регистра, 1 О /входы вычитания сумматора подключенык выходам элементов ИЛИ группы, входыкоторых подключены к выходам соответствующих элементов И второй и третьейгрупп, информационные входы которых 15подключены к выходам второго и третьего регистров соответственно, установочные входы сумматора через элементыИ четвертой группы подключены к вы- ходам первого регистра, которые черезпятую группу элементов И подключенык установочным входам второго регистра, выходы которого через шестую1 руппу элементов И...

Номер патента: 746535

Опубликовано: 05.07.1980

Авторы: Боюн, Козлов, Писарский

МПК: G06F 15/34

Метки: синусно-косинусный, цифровой

...входами элемтретьей групп и череззадержки соедйнен свого элемента ИЛИ иотрицательного приращен:и преобразователясоединены со вторыми входами элементов .И первой и четвертой групп и через второй элемент задержки соединен с третьимвходом первого элемента ИЛИ второй груп пы.На чертеже изображен предлагаемыйпреобразователь,Преобразователь состоит из первогосумматора 1, содержащего старших и 20разрядов 2 и младших и разрядов 3, второго сумматора 4, содержащего старших иразрядов 5 и младших и разрядов 6, группы элементов ИЛИ 7, группы элементовИ 8-11,Схема предлагаемого устройства работает в соответствии с формулами где- текущее значение функцииВп 8; содержимого первогосумматора 1 (;=бп 8 =О);х текущее значение функциисов 8 - содержимого...

Номер патента: 746534

Опубликовано: 05.07.1980

Авторы: Боюн, Козлов, Малиновский, Третьяков

МПК: G06F 17/12

Метки: алгебраических, линейных, решения, систем, уравнений

...неизвестного, хотя бы на одной из итерации, решения системы уравнения получитб будет невозможно, так как величина приращения неизвестного на каждой итерации уменьшается. 20Целью изобретения является повышение точности и достоверности работы устройства.Поставленная пель достигается тем, что в устройство введен блок сравнения, 25 входы которого соединены соответственно с выходами блоков сумматоров, авыход подключен к входу блока управл ения.На чертеже представлено предлагае- ЗО мое устройство.Устройство содержит блок 1 управления, запоминающие устройства 2 коэффипиентов, блоки 3 сумматоров, блоки 4анализа, реверсивные счетчики 5,блок 6 35 сравнения.Устройство работает следуюшим образом.В запоминающие устройства коэффициентов...

Номер патента: 744594

Опубликовано: 30.06.1980

Авторы: Боюн, Козлов, Соловьев

МПК: G06F 17/10

Метки: вычисления, значений, полинома

...которых соединеныс входами (й ++ 1) -го сумматора,первые входы элементов И сложенияподключены-к входу сложения устройства, вторые входы соединены соответственно с информационным входомустройства и выходами элемента за,держки с первого по (о - 1)-й, авыходы соединены со вторыми входамиэлементов И соответственно с первойпо о -ю группу, перные входы элементов И вычитания подключены к входувычитания устройства, вторые входысоединены соответственно с ныхбдамиэлемента задержки с (о - 1) -го попервый и информационным входом устройства, а выходы соединены со вторыми входами элементов И соответственно с (и + 1) -й по 2 о-ю групп.На чертеже представлена блок-схема устройства.Оно содержит и сумматоров 1, регистр 2, группы элементов И с...

Номер патента: 744561

Опубликовано: 30.06.1980

Автор: Боюн

МПК: G06F 7/38

Метки: выделения, значащего, разряда

...Подписное НПО Поиск Государственного комитета СССР по делам изобретений и открытий 113035, Москва, К, Раушская наб д, 4/5апунова ипографи 8 устройства, вход 9 начального значения устройства и информационный вход 10,Вход 10, по которому поступает последовательный код, соединен с единичным входом триггера 1, установочный вход 6 - с 5 нулевым входом триггера 1. Нулевой выход триггера 1 соединен с управляющим входом элемента И 2, тактирующий вход 7 через элемент И 2 - со счетным входом счетчика 4. Единичный выход триггера 1 через 10 элемент 3 задержки связан с управляющими входами элементов И 5, начального значения вход 9 - с установочными входами счетчика 4, выходы которого подключены к вторым входам элементов И 5, выходы ко торых...

Номер патента: 741271

Опубликовано: 15.06.1980

Авторы: Боюн, Козлов

МПК: G06F 15/34

Метки: вычисления, тригонометрических, функций

...и .с управляющими входами элементов И первой группы5, информационные входы которых подключены к выходам двоичного счетчика 1, а выходы - к входам сумматора 2,Выходы сумматора 2 соединены с информационными входами элементов И второй группы б подключенных .управляющими входами к выходу элемента задержки, а выходами к первым входамсумматора 3. Выход дополнительногосчетчика 4 соединен с вторым входомсумматора 3, к третьему входу которого подключен выход элемента задержки, 4 Осоединенного с входом двоичного счетчика 1.На вход устройства поступает по-Иследовательность импульсов, код(х.2 )суммы которых накапливается н и-раз рядном двоичном счетчике 1. В 2 и-разрядном сумматоре 2 накапливается нец -2, к х 2 х " - 2 Иличина Б : .) 2 . 3.=, вв )...

Номер патента: 728133

Опубликовано: 15.04.1980

Автор: Боюн

МПК: G06F 17/10

Метки: массивов, преобразования, упорядоченных, функционального, чисел

...7,Тактовый вход 8 соединен со вхо- щдом блока управления, выход которогосоединен со счетным входом счетчика3 и управляющим входом блока памяти. Информационные входы 9 устройства соединены с входами регистра 1 33 4адреса, выходами подключенного кпервым входам блока сравнения 2,вторые входы которого соединеныс выходами счетчика 3, а выходс управляющими входами регистраадреса, группы элементов И 6 иблока управления 7, Выход блока памяти соединен со счетчным входомсчетчика 5, выходы которого черезгруппу элементов И соединены с информационными выходами 10,Устройство работает следующимобразом.Коды чисел массива последовательно друг за другом поступают по входу9 на регистр 1, разрешением приемачисла являются сигналы блока сравнения 2,...

Номер патента: 711588

Опубликовано: 25.01.1980

Автор: Боюн

МПК: G06G 7/26

Метки: аналоговый, многоканальный, функциональный

...которых соединены с входом Функционального преобразователя 2 и выходом блока 5 Ялинейной развертки, а выходы - с управляющими входами вьжодного коммутатора 3, Выход Функционального пре-.образователя 2 через выходной коммутатор 3 соединен с входами аналого- Явых запоминающих блоков 4,Преобразователь работает следующимобразом.Блок 5 линейной развертки генериРует напряжение, линейно изменяющееся от минимального до максимальногозначения., Линейно-изменяющееся напряжение поступает на вторые входыэлементов сравнения и на вход Функционального преобразователя 2, которыйосуществляет Функциональное преобразование для всех значений входногонапряжения в соответствии с заложен-.ным в него законом.Напряжение входных каналов сравниваются с помощью...

Номер патента: 708371

Опубликовано: 05.01.1980

Авторы: Боюн, Грицык, Златогурский, Козлов

МПК: G06K 9/00, G06K 9/40

Метки: воздействии, изображений, коррекции, шумов

...выходывторого коммутатора соединены черезрегистры 7 с соответствующими входамипервого коммутатора 2. Выходы регистров 7 через соответствующие элементыИ-НЕ 8 соединены с другими входамитех же регистров 7,Устройство работает следующим об -разом,Искаженное шумами изображение образа, представленное на блоке 1 рецепгоров, записывается в матрицу запоминающих элементов блока 4 памяти черезпервый коммутатор 2. За время предъявления одного кадра в устройстве происходит сравнение состояния каждой элеменгарной плошади рецепгорного поля с окружающими ее элементарными площадкамис каждой стороны, по горизонтали и повертикали, причем сравнение производиг -ся сначала по строкам, а затем по столбцам, и в процессе сравнения принимается решение об...

Номер патента: 698001

Опубликовано: 15.11.1979

Авторы: Боюн, Козлов

МПК: G06F 15/34

Метки: вычисления, тригонометрических, функций

...выходы которых соединены соответствецно с выходами второго ивходами третьего сумматора, выходы которого соединены с первыми входал; элементовИ четвертой группы, вторые входы и выхо.ды которых соединены соответственно с выходом третьего элемента задержки и первымвходом четвертого сумматора, введен дополнительный счетчик, вход которого соединенс выходом третьего элемента задержки, пер.вый выход дополнительного счетчика соеди.нен со вторым входом четвертого сумматора,а второй выход - с первым входом второгосумматора и третьим входом четвертого сум.матора, четвертый и пятый входы которогосоединены соответственно с выходами элементов И второй группы и выходом третьегозлемецта задержкивыход второго элементазадержки соединен со входом...

Номер патента: 687452

Опубликовано: 25.09.1979

Авторы: Боюн, Козлов, Тракай

МПК: G06J 1/02

Метки: интегральных, решения, уравнений

...узлов 4 выделе.п;я приращений, группу ревсрсивных счетчи. ков 5, коммутатор б,регистр 7., блок 8 управ. ления.Устройство работает следующим образом.Перед началом работы начальное приближение функции заносится в реверсивные счетчики 5, а соответствующее ему значение невязок - 10 1 в сумматоры 3. В регистр 7 заносится число разрядов сдвига, которое гостоянно подается на управляющие входы коммутаторов 2, При выполнении очередной итерации по сигналу, с блока 8 узлы 4. вьщеляют приращения, кото рые поступают на соответствующие сумматоры 3, на коммутатор б и на соответствующие ревер сивные счетчики 5, где суммируются со значениями функции, полученными на предыдущей итерации. Но команде с блока 8 генераторы 1 20 выдают значения функций,...

Номер патента: 650087

Опубликовано: 28.02.1979

Авторы: Боюн, Грицык, Златогурский, Козлов, Черчык

МПК: G06K 9/00

Метки: образов, распознавания

...обеих групп изображение считывается из матрицы первого блока памяти в определенные счетчики первого блока 5 счетчиков, в зависимости от направления просмотра. Процедура повторяется аналогично и при других направлениях просмотра.В исходном состоянии, т. е. к приходу первых импульсов из любой группы импульсов (например, для матрицы размерностью 32 Х 32 элемента количество групп импульсов равно 16) в счетчиках строк и столбцов второго блока 6 счетчиков и в регистре 8 записаны нули. С приходом импульсов из любой группы импульсов осуществляется с помощью третьего блока 7 счетчиков выбор кода адреса определенного счетчика первого блока 5 счетчиков из второго блока 2 памяти, установка в соответствующее адресу счетчика состояние регистра...

Номер патента: 645156

Опубликовано: 30.01.1979

Авторы: Боюн, Козлов, Малиновский, Семотюк

МПК: G06F 7/50

Метки: комбинационный, одноразрядный, сумматор

...Реализуемая функция16 15 17 3 ИЛИ - НЕ О ЗИ - НЕ 3 ИЛИ 3 ИЛИ О 3 ИЛИ - НЕ 3 ИЛИ - НЕ 3 ИЛИ О ЗИ - НЕ 3 ИЛИ - НЕ 3 И 3 ИЛИ О 3 ИЛИ - НЕ 3 И - НЕ 3 1 ЛЛИ 3 И 3 И - НЕ 3 ИЛИ - НЕ 3 ИЛИ 1 3 ИЛИ в3 ИЛИ 3 И - НЕ 3 И 1 ЗИ - НЕ 3 И - НЕ 3 И 3 И 3 И - НЕ 1 3 ИЛИ - НЕ 3 ИЛИ 3 И Сопоставляя полученные значения выхода18 элемента 1 со значениями функции переноса при одинаковых наборах входныхпеременных, и значения выхода 11 элемента 2 со значениями функции суммы при 1 Оодинаковых наборах переменных, нетрудно убедиться в том, что они полностью совпадают. Но так как количество возможныхнаборов входных переменных в таблице является полным, то схема, приведенная на 15фиг. 1, является сумматором,Вариант выполнения логического элемента на основе ТТЛ...

Номер патента: 638954

Опубликовано: 25.12.1978

Авторы: Боюн, Ледянкин, Малиновский

МПК: G06F 7/00

Метки: вычислительной, среды, элемент

...помощью первого 4 и нтароГО 5 прямОГО инВерснОГО КОммутатаранв первый 7 и второй 8 триггеры н гРямом или обратном коде,Когда потенциал управления науправляющем вХОде 15 равен нулю,гОа на входе 16 равен единице1 Линулю, тО первый 7 и Второй 8 трцГгеры результат суммирования и перенос 05 запишут соответственна в сбратнсмилиРя(а каин,1 Огла цаггЕцциал нгцраНЛЕНИ Нагд .,6 рврцр пичцдгг вцеовьц Триггер 7 запишется значениецеРецасс 1; а Ба В та)Ог тРИГГеР 8зцачение результата в коде представеццяПрцмецитег:ьцо к узлу управленияв.1 цОП 1-(Эццалу ца схеме, изображеннойца ЧЕ;, г Ежр, ЭЛЕгЕЛБЧЛ(пГТЕЛЬцайг" Зе гы )аботает с егвуц аб 1 а зом".Рвмал и абРатцам коДе с согда гОтецциал уггранления ца управляющем Бхаце;, Равенгг улюНа ныХоде элемента И-НЕ...