Аналого-цифровой инкрементный квадратор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК . 667/20; С 06330 ТЕН АВТОРСКОМУ С ЛЬСТ ОСУДАРСТВЕННЫИ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИИ ПИСАНИЕ ИЗ(71) Ордена Ленина институт кибернетики им. В.М-.Глушкова(56) 1. Авторское свидетельство СССР Ю 781851, кл.а аб З 3/00, С,06 Р 7/38, 1978./00 2. Авторское свидетельство СССРй 898447, кл. О 06 6 7/20, 0 06 1 31980.Авто ское сви етельство СССР 3 Р дМ 365830, кл. Н 03 К 13/17, 1971 (прототип).(54)(57) АНАЛОГО-ЦИФРОВОЙ ИНКРЕМЕНТНЫЙ КВАДРАТОР, содержащий следящий аналого-цифровой преобразователь, информационный вход которого подключен к входу аргумента квадратора, и основной накапливающий сумматор, выходы разрядов которого являются цифровым выходом квадратора, а информационные входы соединены с выходами блока сдвига кода, прицем следящий аналого-цифровой преобразователь содержит генератор импульсов, нуль-орган и цифро- " аналоговый преобразователь, о т л иц а ю щ и .й с я тем, что, с целью повышения быстродействия, в него введен шифратор, а следящий аналого-цифровой преобразователь содержит выцитающий узел, накапливающий сумматор, приоритетный блок и группу пороговых элементов, подключенных входами к выходу выцитающего узла следящего аналого-цифрового преобразователя, а выходами - к информационным входам.801057965 А приоритетного блока следящего аналого цифрового преобразователя, соединенного стробирующим входом с первым выходом генератора импульсов следящего аналого-цифрового преобразователя со стробирующим входом нуль-органа следящего аналого-цифрового преобразова-, теля, а выходами - с входами шифратора и с информационными входами накапливающего сумматора следящего аналого-цифрового преобразователя, подключенного стробирующим входом к второму выходу генератора импульсов следящего аналого-цифрового преобразователя, входом управления знаком суммирования - к выходу нуль-органа следя" с щего аналого-цифрового преобразователя и к входу управления знаком суммирования основного накапливающего сумматора, выходами разрядов кода модуля суммы - к информациочным входам блока сдвига кода, а выходами всех разрядовк входам цифроаналогового преобразо- мваватвля следящего аналого-циФрового фь преобразователя, соединенного выходом д с первым входом выцитающего узла сле- а ) дящего аналого-цифрового преобразователя, второй вход которого является информационным входом следящего аналого-цифрового преобразователя, а выход подключен к входу нуль-органа следящего аналого-цифрового преобразователя, причем третий выход генера" тора импульсов следящего аналого-циф- а рового преобразователя соединен со стробирующим входом основного накапливающего сумматора, а выходы шифратора подключены к управляющим входамблока сдвига кода1 10579Изобретение относится к автоматике и вычислительной технике и может най-,. ти применение для возведения аналого"Эвых сигналов в квадрат с представлением результата в цифровой Форме,Известен аналого-цифровой квадра" тор, содержащий компаратор, цифроаналоговый преобразователь, генератор импульсов, счетчик, элемент И и накап. ливающий сумматор Г 1 3 . , 10Известен аналого-цифровой квадра" тор, содержащий генератор импульсов, делители частоты, генератор линейно изменяющегося напряжения, нуль-орган, клянчи, распределитель импульсов, эле" 15 . мент ИЛИ и счетчик Г 2 3Недостатком известных устройств является пониженное быстродействие.Наиболее близким к предлагаемому по технической сущности является ана 20 лого-цифровой инкрементный квадратор, содержащий следящий аналого-цифровой преобразователь, информационный вход которого подключен к аналоговому входу. аргумента. квадратора, и основной 25 накапливающий сумматор, выходы разрядов которого являются цифровым выходом инкрементного квадратора, а информационные входы соединены с выходами блока сдвига кода, причем следящий аналого"цифровой преобразователь содержит генератор импульсов, нуль-орган, цифроаналоговый преобразователь, регистр, группу элементов И и распределитель импульсов, подключенный вхо 35 дом к выходу генератора импульсов сле дящего аналого-цифрового преобразователя и к управляющему входу блока сдвига кода, а выходами - к единичным установочным вхс 1 дзм регистра следяще 40 го аналого-цифрового преобразователя, информационным входам блока сдвига кода и основного накапливающего сумматора и к первым входам элементов И группы следящего аналого-циФрового преобразователя, соединенных вторыми выходами с первым выходом нуль"органа, а выходами - с нулевыми установочными входами регистра следящего аналого-циф. рового преобразователя, подключенного выходами к входам цифроаналогового преобразователя следящего аналогоцифрового преобразователя, соединенного выходом с первым входом нуль-ораган следящего аналого-цифрового преобразователя, первый вход которого является информационным вхо дом следящего аналого"цифрового преобразователя, а второй выход подключен к стробирующим входам блока сдвига кода и основного накапливающегосумматора,Недостаток устройства заключаетсяв пониженном быстродействии.Цель изобретения - повышение быстродействия.Для достижения цели в аналогоцифровой инкрементный квадратор, содержащий следящий аналого-цифровойпреобразователь, информационный входкоторого подключен к входу аргументаквадратора, и основной накапливающийсумматор, выходы разрядов которогоявляются цифровым выходом квадратора,а информационные входы соединены свыходами блока сдвига кода, причемследящий аналого-циФровой преобразователь содержит генератор импульсов,нуль-орган и цифроаналоговый преобраюзователь, введен шифратор, а.следящийаналого-цифровой преобразователь содержит вычитающий узел, накапливающийсумматор, приоритетный блок и группупороговых элементов, подключенныхвходами к выходу вычитающего узласледящего аналого-цифрового преобразователя, а выходами - к информационным входам приоритетного блока следящего аналого-цифрового преобразователя, соединенного стробирующим входомс первым выходом генератора импульсовследящего аналого-циФрового преобрафзователя и со стробирующим входомнуль-органа следящего аналого-цифрового преобразователя, а выходами - свходами шифратора и с информационнымивходами накапливающего сумматора сле"дящего аналого-цифрового преобразователя, подключенного стробирующим входом к второму выходу генератора им" пульсов следящего аналого-циФрового преобразователя, входом управления знаком суммирования - к выходу нуль- органа следящего аналого-цифрового преобразователя и к входу управления знаком .сумиирования.основного накапливающего сумматора, выходами разрядов кода модуля суммы - к информацион. ным входам блока сдвига кода, а выходами;всех разрядов - к входам цифро. аналогового преобразователя следящего, аналого-циФрового преобразователя, соединенного выходом с первым входом вычитающего узла следящего аналого-, цифрового преобразователя, второй вход которого является информационным вхо"дом следящего аналого-цифрового преобразователя, а выход подключен к входу3 1057965 4 мяти. 50 55 нуль-органа следящего аналого-цифрового преобразователя, причем третийвыход генератора импульсов следящегоаналого-циФрового преобразователя соединен со стробирующим входом основ 5ного накапливающего сумматора, а выходы шифратора подключены к управляющим входам блока сдвига кода.На чертеже изображена блок-схемааналого-цифрового инкрементного квадратора,Устройство содержит следящий аналого-цифровой преобразователь 1, шифратор 2, основной накапливающий сумматор 3 и блок 4 сдвига кода. Преобразователь 1 содержит генератор 5импульсов, нуль-орган 6, цифроаналоговый преобразователь 7, еычитающийузел 8, накапливающйй сумматор 9,приоритетный блок 10 и группу пороговых элементов 11. Пороговые элементы11 подключены входами к выходу вычитающего узла 8, а выходами - к инфор"мационным входам приоритетного блока1 О, соединенного стробирующим входомс первым выходом генератора 5 импульсов и со стробирующим входом нуль-органа 6, а выходами - с входами шифратора 2 и с информационными входаминакапливающего сумматора 9, Сумматор9 подключен стробирующим входом к второму выходу генератора 5 импульсов,входом управления знаком суммированияк выходу нуль-органа 6 и к входу управления знаком суммирования основного накапливающего сумматора 3, выходами разрядов кода модуля суммы - к информационным входам блока 4 сдвига кода, а выходами всех разрядов 1,включая знаковый )- к входам цифроаналогового преобразователя 7. Выход преобразова 40 теля 7 соединен с первым входом вычитающего узла 8, второй вход которого является информационным входом следящего аналого-циФрового преобразователя 1, а выход подключен к сигнальному входу нуль-органа 6, Третий выход генератора 5 импульсов соединен со стробирующим входом основного накапливающего сумматора 3, выходы разрядов которого являются цифровым выходом 12инкрементного квадратора, а информационные входы подключены к выходамблока 4 сдвига кода, соединенного управляющими входами с выходами шифрато. ра 2. Информационный вход следящегоаналого-цифрового преобразователя 1подключен к входу 13 аргумента кеадратора, а вход 14 запуска квадратора соединен с управляющим входом генератора 5 импульсов и входами обнуления накапливающих сумматоров 3 и 9.Аналого-цифровой инкрементный квадратор работает следующим образом.Сигнал по входу запуска осуществляет обнуление сумматоров 3 и 9 и запуск генератора 5 импульсов, который начинает выдавать по первому выходу основную серию импульсов, по второму выходу - задержанную на полтак"та, а по третьему выходу " совмещен"ную серию импульсов, т,е, объединенную элементом нЛИ основную и задержанную серии. Вычитающий узел 8 определяет раз" ность между входным напряжением по входу 13 и напряжением обратной связи с выходами цифроаналогового преоб" разователя 7, которая прикладывается к входу нуль-органа 6 и входам всех пороговых элементов 11. Знакочувствительные пороговые элементы 11 срабатывают при достижении напряжением разности значений порогов, на которые настроены соответствующие пороговыеэлементы например, по двоичному закону: 1, 2, 4, , 2 "условныхединиц, где е - количество элементов11 1. Приоритетный блок 10 в моментывремени, определяемые тактовыми импульсами основной серии с генератора5 импульсов, выделяет старший по весупороговый элемент 11 из числа сработавших и запоминает его на элементахпамяти. Нуль-орган 6 в те же моментывремени определяет знак напряженияразности и запоминает на элементе паКоды с выхода приоритетного блока 1 О представляют собой приращения вход ного сигнала, округленные до значения кратного степени двойки, т.е. представляют собой одну единицу в соот- ветствующем разряде кода ( позиционный код ). Шифратор 2 осуществляет шифрацию позиционного двоичного кода с выхода блока 1 О в обычный двоичный код, который указывает номер позиции 1,разряда ), в которой находится единица. Указанный двоичный код номеоа позиции с выхода шифратора 2 поступает на упраеляющие входы блока 4 сдвига кода, который. пропускает содержимое накапливающего сумматора 9 со сдвигом на соответствующее число разрядов на входы накапливающего сумматора 3.Код знака напряжения разности с выхода нуль-органа 6 частраивает сум,Уж 3маторы 3 и 9 по управляющим входамна выполнение операции сложение иливычитание. В моменты времени, определяемые тактовыми импульсами задержанной серии с генератора 5 импульсов, 5сумматоры 3 и 9 добавляют к своему содержимому или вычитают из его значения, поступившие на их входы. Приэтом код в сумматоре 9 представляетсобой цифровой эквивалент. входного 10аналогового сигнала и отслеживает егоизменения, а приращения с выходашифратора 2, умноженные с помощьюблока 4 сдвига кода на соответствующие полноразрядные значения кода с 15выхода сумматора 9 и накопленные всумматоре 3, представляют собой цифровые значения квадрата от входнойаналоговой величины,Работа квадратора может быть описана следующими выражениями= хУ= хУ 1.1 Х 1х, = х;+йх,у= х; + х дхф х дх 1, 25 где х и х цифровые значения входМ 1ного сигнала в моментывремени С. и14 х - приращение входйого 30сигнала; У; и м;1 - цифровые значения квадратов входных значенийсигнала.В первом полутакте осуществляется выделение приращения входного сигнала д хи его знака, во втором полу- такте - добавление в сумматор 3 ( где хранилась величина х)величины х; 4 х, а в сумматоре 9 ( Где хранилось значение х )величины Ьх;, в третьем полу- такте - добавление в сумматор 3 величины х;1 ах, и выделение нового значения вх; и его знака. При этом третий полутакт совмещается с первым полутактом и темп преобразования и воз" . ведения в квадрат одного значения 1 Тпр.устр ) составляет 2 полутакта или один такт основной серии импульсов.Сумматор 3 работает как бы на удвоенной частоте - совмещенной основной и задержанной тактовой серии, однако он не является узким местом в схеме,так как переходные процессы в цифроаналоговом преобразователе и пороговых элементах являются более длительными, чем переключения цифровых элементов.Технико-экономический эффект предлагаемого устройства по сравнению с прототипом заключается в увеличении в среднем в . - раз быстродействия.2