Устройство для упорядочивания чисел

1 12Изобретение относится к вычислительной технике и может использоваться при построении систем сбора и об-работки информации.Цель изобретения - расширение области применения за счет обеспеченияФиксации равных чисел, запоминанияупорядоченного массива и повышениябыстродействия устройства,На фиг. 1 приведена функциональная схема устройства для упорядочива.ния чисел; на фиг. 2 - схема блокаобнаружения равных чисел.Предлагаемое устройство (фиг, 1)содержит тактовый вход 1, установочный вход 2, вход 3 задания режима,информационные входы 4-1-4-ш, счетчик 5 результата, схемы 6-1-6-ш сравнения, блок 7 обнаружения равных чисел, счетчик 8 адреса, блок 9 памяти, первый, второй и третий элементы И 10,11 и 12, элемент НЕ 13, элемент ИЛИ 14, элемент 15 задержки,выходы 16-1-16-И,Блок 7 обнаружения равных чисел( фиг, 2) содержит тактовый вход 17,инФормационные входы 18-1-18-ш,формирователи 19-1-19-ш импульсов,триггеры 20-1-20-ш, группы элементов И 21-1-21-ш, 22-1-22-(ш), элемент ИЛИ 23, элемент ИЛИ-НЕ 24,второй 25 и первый 26 выходы связи.Устройство работает следующим образом,На тактовый вход 1 подается последовательность тактовых импульсов,а на вход 3 задания режима нулевойпотенциал, обеспечивающий переводблока 9 памяти в режим записи входных кодов, закрывающий второй элемент И 11, и через элемент НЕ 13,открывающий третий элемент И 12, Наинформационные входы 4-1-4-ш устройства поступают числа, которые необходимо упорядочить. С окончаниемимпульса на установочном входе 2устройства оно готово к работе, приэтом на выходе 26 блока 7 обнаружения разных чисел устанавливаетсяединичный потенциал, так как нсе еготриггеры 20-1-20-ш находятся н нулевом состоянии. Выходной единичный потенциал с выхода 26 блока 7 обнаружения равных чисел разрешает прохождение тактовых импульсов с тактового входа 1 устройства через первый элемент И 10 на тактовый вход счетчика 5 резуль 46089 2 5 Ю вующего триггера 20 в единичное состояние. При этом на выходе элемента ИЛИ-НЕ 24 устанавливается нулевой потенциал, запрещающий прохож-дение импульсов через первый элемент И 10, а тактовый импульс в блоке 7 обнаружения равных чисел обеспечивает выделение одного импульсана выходе 25 блока 7 обнаруженияравных чисел через открытый соответствующим триггером 20 элемент И 21и элемент ИЛИ 23 и одновременносброс. триггера 20 н нулевое состояние и установку единичного потенциала на выходе элемента ИЛИ-НЕ 24. 20 25 30 35 40 45 50 55 Импульс с выхода 25 блока 7 обнаружения равных чисел, пройдя черезоткрытый третий элемент И 12 и элемент ИЛИ 14 на вход счетчика 8 адреса устанавливает на его выходахпервое значение адреса, Этот же импульс, пройдя через элемент 15 задержки, осуществляет запись минимального числа с выхода счетчика 5результата по адресу, устанонленному на выходах счетчика 8 адреса.Время задержки элемента 15 задержкидолжно выбираться из условия) +чилли СЧВ вгде Ф - вРемя задержки элемента И 12;или 14- время задержки элемента ИЛИ 14;- максимальное время задержки счетчика 8 адреса,Далее устройство работает аналогично осуществляя запись по следуь.:"щим адресам все нарастающих 1 цфселвплоть до максимального числа вовходном массиве,Таким образом, на выходах счетчика 5 результата могут быть выделенын нарастающем порядке все числа извходной последовательности, Наличиетого или иного числа подтверждает тата. С приходом каждого тактовогоимпульса на его вход содержимое счет.чика 5 результата увеличивается наединицу, а состояние других элементов не изменяется до тех пор, покане установится число на выходе счетчика 5 результата, равное меньшемуиз чисел, поступивших на информационные входы устройства, С наступлениемэтого момента на выходе соответствующей схемы 6 сравнения устанавливается единичный потенциал, обеспечивающий через Формирователь 19 импульсов (фиг, 2) перевод соответст 3 12 импульс на выходе 25 блока 7 обнаружения равных чисел,Эти числа записываются н блок 9памяти по нарастающим адресам, начиная с первого адреса, и в случаенеобходимости могут быть многократносчитаны, Для этого необходимо податьединичный сигнал на вход 3 устройства, который переведет блок 9 памяти в режим Считывание , и установить счетчик 8 адреса в нулевоесостояние подачей импульса на установочный вход 2 устройства. С подачей каждого тактового импульса навход 1 устройства счетчик 8 адресаустанавливает последую 1 цее значениеадреса на адресных входах блока 9 па.мяти, на вьжодах которого проявляются числа входного массива в нарас"тающем порядке,Вместо суммирующего счетчика 8адреса может быть применен реверсивный счетчик, что позволит осуществлять считывание на выходах устройства чисел либо в нарастающем,либо в убывающем порядке,В случае, если входной массивсодержит Б равных чисел, устройствоработает следующим образом. С установкой на выходе счетчика 5 результата числа, равного В одинаковымчислам, на выходах Б схем 6 сравнения устанавливается единичный потенциал, который обеспечивает установку в единичное состояние В триггеров 20 блока 7 обнаружения равныхчисел. Элемент ИЛИ-НЕ 24 запрещаетпрохождение тактовых импульсов через первый элемент И 10 на вход счетчика 5 результата, на выходах которогоустановлено значение равных чисел. С приходом каждого из последующих тактовых импульсов на вход блока 7 обнаружения равных чисел одиниэ его триггеров 20 устанавливаетсяв нулевое состояние, при этом на вы"ходе 25 блока 7 выделяется один импульс, обеспечинающий установку нового значения адреса и запись кодас выхода счетчика 5 результата покаждому значению адреса. С установкой каждого из предыдущих триггеровв нулевое состояние единичным потенциалом с его инверсного выхода разрешается прохождение тактовых импульсов через элемент И 21 на последующие элементы И 21 и 22, пока всеравные числа не будут переписаны вблок 9 памяти по соответствующим ад 46089 4ресам. Элемент ИЛИ-НЕ 24 поддерживает нулевой потенциал на входе первого элемента И 1 О до тех пор, покавсе триггеры 20 не будут установлены5и нулевое состояние,Таким образом, предлагаемое устройство может осуществлять запоминание упорядоченного массива либо в нарастающем, либо н убывающем порядкеи запоминание равных чисел в массиве,Формула изобретения1.- Устройство для упорядочиваниячисел, содержащее ш схем сравнения,где ш - число упорядочиваемых чисел,первые группы входов которых соединены с входами упорядочиваемых чиселустройства, а вторые группы входов -О с выходами разрядов счетчика результата, вход начальной установки которого подключен к установочному входуустройства, три элемента И, элемент ИЛИ, о т л и ч а ю щ е е с ятем, что, с целью расширения областиприменения за счет обеспечения фиксации равных чисел, запоминания упорядоченного массива и повышения быстродействия устройства, в него введены блок памяти счетчик адреса элеУ 1мент НЕ, элемент задержки и блок обнаружения равных чисел, 1-й информационный вход которого (1=1, 2,ш)соединен с выходом -й схемы сравнения, а тактовый вход - с тактовым З 5 входом устройства и первыми входамипервого и второго элементов И, выходотсутствия равных чисел блока обнаружения равных чисел соединен с вторымвходом первого элемента И, а выход 4 О наличия числа - с первым входом третьего элемента И и через элемент задержки - с входом записи блока памя-,ти, информационные входы которогосоединены с выходами разрядов счет чика результата, счетный вход которого соединен с выходом первого эле 1 мента И, а адресный вход блока памятисоединен с выходом счетчика адреса,счетный вход которого соединен с вы О ходом элемента ИЛИ, входы которогосоедииены с выходами второго и третьего элементов И, вход считыванияблока памяти соединен с входом задания режима устройства, с вторым вхо дом второго элемента Ии через элементНЕ - с вторым входом третьего элемента И,вход начальной установки счетчикаадреса соединен с установочным нхо2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок обнаружения равных чисел содержит щ формирователей импульсов, щ триггеров, щ элементов И первой группы и (гп) элементов И второй группы, элемент ИЛИ и элемент ИЛИ-НЕ, 1-й информационный вход. обнаружения равных чисел соединен череэ -й формирователь (=1-,ш) импульсов с единичным установочным входом -го триггера, прямой выход которого соединен с пер вым входом х-го элемента И . первой группы, выход которого соединен с входом установки в "О" -го тригге 5 1246089 Ь дом устройства, выходы блока памяти ра и подключен к -му входу элеменявляются выходами устройства. та ИЛИ, выход которого является выходом наличия числа блока обнаружения равных чисел, прямые выходы всех5 триггеров соединены с входами элемента ИЛИ-НЕ, выход которого является выходом отсутствия чисел блокаобнаружения равных чисел, инверсныйвыход -го триггера (=1, 2, ,щ)10 соединен с первым входом -го элемента И второй группы, выход которого соединен с вторым входом (+1)-гоэлемента. И первой группы, вторые входы -х элементов И первой и второй15 групп объединены, вторые входы первых элементов И первой и второй группподключены к тактовому входу блокаобнаружения равных чисел,Составитель А. Александр орректор И.Муска Редакт Тупица Техред Э,Чижм 7 писн ССй полиграфическое предприятие, г. ужгород, ул, Проектна нзводстве Заказ 400041 Тираж ВНИИПИ Государст по делам изоб 113035, Москва, Ж енного комите етений и откр 5, Раушская н