Многоканальное устройство для реше-ния интегральных уравнений

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистнческикРеспублик в 840921(5)М. Кл. С 06 Г 15/328 с присоелинениен заявки Лю(23) Приоритет ооудерстевиный комитет СССРио делом изобретений и открытийДата опубликования описания 30 . 06 . 8 1,/с,В.П.Боюн, Л.Г.Козлов, Б.Н.Малиновский и В 4 Г.Тракай,(72) Авторы изобретения Ордена Ленина институт кибернетики АН Украинской ССР(54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИНТЕГРАЛЬНЫХ УРАВНЕНИЙИзобретение относится к вычислигельной технике и предназначено для решения интегральных уравнений Фредгольма второго рода.Известно устройство для решения интегральных уравнений Йредгольма второго рода, состоящее из интеграторов и следящих интеграторов и решающее интегральные уравнения методом последовательных итераций 111.Недостатками устройства являются низкое быстродействие из-за обхода. области интегрирования последовательно по одной переменной, за. тем по другой переменной и большое количество тактов, необходимых для образования приращения функции в следящих интеграторах.Известно устройство для решения интегральных уравнений Фредгольма, содержащее блоки переменных коэффициентов, интеграторы, емкостное запоминающее устройство, переключатель, шаговый искатель и реализутощее метод простой итерации решенияинтегральных уравнений при дискретной форме аппроксимации ядраНедостатком устройства являетсянизкая точность, поскольку использо 5вание аналоговых блоков не позволяет получить необходимую точностьрешения интегральных уравнений. Приреализации алгоритма с использованием цифровых блоков. интегрирования,10умножения и суммирования устройство обладает большим объемом аппаратурных затрат, обусловленным наличием сложных блоков интегрирования, ум 15ножения и блока памяти и ограничен 1ным классом решаемых задач, так какпростые итерации сходятся к решениюинтегрального уравнения Фредгольмавторого рода только в том случае, если численный параметр отвечает необходимому условию,Наиболее близким по техническойсущности к изобретению является устройство, содержащее блок управления3 8409 и в каждой, строке генератор. функции, выходы которого через группу преобразователей кода соединены с первыми входами сумматора, выход которого подключен ко входу регистра невязки, выход которого соединен с первым входом первого элемента задержки и с первым входом узла выделейия знака, выход которого подключен к первому входу второго элемента задержки, к первому входу реверсивного счетчика и к управляющим входам преобразователей кода всех строк, вход генератора функции каждой строки соединен с первым выходом блока управления, второй выход которого соединен со вторым входом узла выделения знака каждой строки, выход первого элемента задержки соединен со вторым входом сумматора, третий вход которого подключен к20 выходу второго элемента задержки.В устройстве реализуется модифицированный метод последовательныхприближений решения интегральных уравнений, в котором неизвестная25 функция на к+1 итераций ищется в дискретных точках 13.Недостатком известного устройства является низкое быстродействие, так как число итераций, которое необходимо выполнить, чтобы получить решение интегрального уравнения, пропорционально , и прир ) 10 оно может достигать большойвеличины, что ведет к резкому увеличению времени счета, где о, - основание системы счисления, р - разрядность представления чисел.Цель изобретения - повышение быст.родействия устройства.40Поставленная цель достигаетсятем, что в многоканальное устройство для решения интегральных уравнений,содержащее блок управления и в каждом канале генератор функции, выходы 45 которого подключены соответственно к входам шифраторов кода, выходы которых соединены с первой группойвходов сумматора, выход которого подключен ко входу регистра невязки,выход которого соединен с первьии входами первого элемента задержки и узла выделения знака, выход которогоподключен к первым входам второгоэлемента задержки и реверсивного счетчика и к управляющим входам соответствующих шифраторов кода каждого канала, вход генератора функции каждого канала соединен с первым выходом 21 фблока управления, второй выход которого соединен со вторым входом узла выделения знака каждого канала, выходы первого и второго элементов задерж ки каждого канала соединены соответственно со вторым и третьим входамисумматора каждого канала, введенысчетчик и блок сравнения невязок,вход которого соединен с выходом сумматора каждого канала, первый выходблока сравнения невязок подключен к входу блока управления, второй выход- соединен со вторым входом реверсивного счетчика каждого канала и со входом счетчика, выход которого подключен ко вторым входам первого и второго элементов задержки каждого канала. Блок сравнения невязок в устройстве содержит регистры, узлы сравнения, элемент задержки, и сумматор невязок, выход которого соединен с первыми входами первого и второго узлов сравнения и через элемент задержки подключен к входу первого регистра, выход которого подключен к второму входу первого узла сравнения, выход которого является вторым выходом блока, выход второго регистра подключен ко второму входу второго узла сравнения, выход которого является первым выходом блока, вход сумматора невязок является входом блока. Блок управления содержит счетчик, дешифратор, элемент И 4 генератор импульсов, выход которого соединен с первым входом элемента И второй вход которого является входом блока, выход элемента И соединен с входом счетчика, выход которого подключен к входу дешифратора, первый и второй выходы которого являются соответственно первым и вторым выходами блока.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема блока сравнения невязок; на фиг. 3 в качестве примера показана схема блока управления., устройство содержит генераторы функции 1 шифраторы 2 кода, сумматор 3, регистр 4 невязки, узел 5 выделения знака, реверсивный счетчик б, элементы 7 и 8 задержки, счетчик 9, блок 1 О управления, блок 11 сравнения невязок, сумматор 12 невязок, узлы 13 и 14 сравнения, регистры7 840921 8 ления, который останавливает работу ственно со вторым и т устройства. В первом узле 13 сравне- сумматора каждого кан ния величина Есравнивается с величи- ч а ю щ е е с я тем ной Е , которая быпа вычислена на повышения быстродейст предыдущей итерации и занесена для введены счетчик и бло 5 хранения в регистр 15. При Е, Е., невязок, вход .которог с выхода узла 13 сигнал поступает в ходом сумматора каждо счетчик 9 и на реверсивный счетчик вый выход блока сравн 6 каждого канала, при Е Е .сигнал подключен к входу бло с выхода узла 13 не поступает. после 10 второй выход - соедин. сравнения величина Е 1, через элемент входом реверсивного с 17 задержки заносится для хранения го канала и со входом в регистр 15, На последующих итераци- ход которого подключе ях блок 11 работает аналогично, входам первого и втор В блоке управления генератор 21 15 задержки каждого кана импульсов постоянно вырабатывает им. Устройство по п пульсы, которые через элемент И 20 ч а ю щ е е с я тем,поступают на счетчик 19. При нуле- нения невязок содержи вом состоянии счетчика 19 сигнал с де- лы сравнения, элемент шифратора 18 поступает к узлам 5 вы сумматор невязок, вых деления знака каждого канала, когда динен с первыми входа же в счетчике 19 код числа от 1 до второго узлов сравнен р, сигналы с дешифратора 8 поступа- мент задержки подключ ют к генераторам функции 1. При по- вого регистра, выход ступлении сигнала от блока 11 срав ключен к второму вход нения невязок на элемент И 20, по- . сравнения, выход кото следний запрещает прохождение импуль- вторым выходом блока,сов с генератора 21 импульсов, ос- регистра подключен ко танавливая работу всего устройства. второго узла сравнени30 Формула изобретения 40 1. Многоканальное устройство для решения интегральных уравнений, содержащее блок управления и в каждом канале генератор фукнции, выходы которого подключены соответственно к входам шифраторов кода, выходы которых соединены с первой группой входов сумматора, выход которого подключен ко входу регистра невязки, выход которого соединен с первыми входами первого элемента задержки и узла выделения знака, выход которогО под ключен к первым входам второго элемента задержки и реверсивного счетчика и к управляющим входам соответствующих шифраторов кода каждого канала, вход генератора функции каждого кана ла соединен с первым выходом блока управления, второй выход которого соединен со вторым входом узла выделения знака каждого канала, выходы первого и второго элементов задержки каждого канала соединены соответретьим входамиала, о т л ичто, с цельювия, в негок сравненияо соединен с выго канала, перения невязокка управления,ен со вторымчетчика каждосчетчика, вын ко вторымого элементовла.1, отливчто блок сравт регистры, уззадержки, иод которого соеми первого иия и через элеен к входу перкоторого поду первого узларого являетсявыход второговторому входуя, выход которого является первым выходом блока, входсумматора невязок является входом блока.3. Устройство по и, 1, о т л ич а ю щ е е с я тем, что блок управления .содержит счетчик, дешифратор,элемент И, генератор импульсов выходкоторого соединен с первым входом элемента И, второй вход которого является входом блока, выход элемента Исоединен с входом счетчика, выход которого подключен к входу дешифратора,первый и второй выходы которого являются соответственно первым и вторымвыходами блока.Источники информации,принятые во внимание при экспертизе1, Майоров Ф,В. Электронные цифровые интегрирующие машины, М., Машгиз,1962, с. 105.2. Верлань А,Ф. Методы решения интегральных уравнений на аналоговыхвьяислительных машинах. Киев, 1972,с. 161, 163,3. Авторское свидетельство СССРпо заявке У 2614987/18-24,кл. С 06 Г 15/32, 1978.