Резервированное устройство для решения интегральных уравнений

(51) 5 06 Е 11/18 ОПИСАНИЕ ИЗОБРЕТЕНИН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 211 3336622/18-2422) 11.09.81(711 Ордена Ленинатики АН УССРОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54 )(57) РЕЗЕРВИРОВАННОЕ УСТРОЙСТВОДЛЯ РЕШЕНИЯ ИНТЕГРАЛЬНЫХ УРАВНЕНИЙ,содержащее первый блок сравнения,первый вход которого соединен спервым выходом счетчика адрсса значений ядра, второй вход - с выходомрегистра порядка, а выход - с первым нходом блока управления, второйблок сравнения, первый вход которогосоединен с первым выходом счетчикаадреса коммутируемого канала, второй нход - с выходом регистра порядка, а выход - с вторым входом блокауправления, коммутируемые каналы,каждый иэ которых содержит регистрфизического адреса, блок памятизначений ядра, первый коммутатор,третий блок сравнения, сумматор,узел выделения приращений, счетчикзначений функции и блок обнаруженияошибок, первый, второй и третий входы которого соединены соответственно с выходом блока памяти значенийядра, с первыми входами сумматора исчетчика значений функции, а выходчерез элемент ИЛИ - с третьим входом блока управления, первый входтретьего блока сравнения соединенс вторым выходом счетчика адреса коммутируемого канала, первый выход - с управляющими входами блока обнаружения ошибок, блока памяти значений ядра, сумматора и сч,чика значений функции, входная шина устройства подключена через буферный регистр к входам первых коммутаторов и непосредственно к входам установки счетчиков значений функции, входам сумматоров и к информационным входам блоков памяти значений ядра, адресные входы которых соединены со счетчиком адреса значений ядра, а информационные выходы через соответстнующие первые коЯ- мутаторы - с первыми входами соответствующих сумматоров, выходы кото- О рых подключены соответственно к входам узлов выделения приращений, выходы которых подключены к входам соответствующих сумматоров, счетчиков значений функции и соответствующим информационным входам нторого коммутатора,упоавляюший вход которого подключен к вторым выходам блокон сравнения, а выход - к управляющим входам соответствующих сумматоров, а выходы счетчиков значений Функции подключены к выходной шине устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности устройства, оно содержит буферный счетчик математического адреса канала, буферный регистр физического адреса, канала, общий регистр физического адреса канала, дешифратор, а и каждом канале по одному регистру математического адреса, первый выход регистров физического адреса канала соединен с установочными входами соответствующих регистров математического адреса канала, а второй выход - с входами реконфигурации общего регистра физического адреса канала, выход которого через дешифратор соединен с первыми управляющими входами регистров математи1 С 2 Ь 11 ческого адреса, вторые управляющие входы которых соединены с ньходами соответствующих блоков обнаружения ошибок, первые выходы регистрон математического адреса канала соединены через счетчик адреса коммутируемого 1Изобретение относится к нычислительной технике и может быть применено для построения высоконадежных устройств для регения интегральных уравнений.Известно устройство для решенияинтегральных уравнений, в которомиспользуется для повышения надежности резервирование размещением. устройство содержит блок управления, 10рабочие и замещающие их резервныегруппы блоков, состоящие из блокапамяти, связанного с сумматором,и блока обнаружения ошибок, входыкоторого соединены с блоком памятии сумматором, блоки сдвиговых регистров, по одному блоку на. каждуюосновную и замещающие ее реэервньс:группы блоков, причем вход каждого блока сдвиговых регистровсоединен с выходами блоков обнаружения ошибок соответствующих рабочейи замещающих ее резервных групп блоков, а выходы каждого блока сдвиговыхрегистров связаны с управляющими 25входами блока обнаружения, ошибок,блока памяти и блока сумматора соответствующей рабочей и замещающих еерезервных групп блоков .1Недостатком такого устройстваявляется то, что резервные группыблоков, замещающие одну иэ рабочихгрупп, не могут быть использованыдля замещения других рабочих гругп.Закрепление резервных групп блоковза определенными рабочими группамитребует большого количества резервных групп для обеспечения необходимой надежности,иОИзвестно также устройство для решения интегральных уравнений, з котором использовано скользящее резервирование. Это устройство содержит группы блоков, состоящие иэ нроцессорон и связанных с ними аварийных каналов, каналы ввода-вывода и запоминающие устройстна, соединенные с каждым из процессорон, и блок прерываний. В устройстве в случае отказа одного из процессоров испран О ный процессор через аварийный канал снимает задачу с отказавшего проканала с входами этих регистров, авторые выходы - с вторыми входамисоответствующих блокон сравнения,перные выходы которых подключены квходам соответствующих регистровфизического адреса канала. цессора и сам приступает к ее выполнению 2 .Недостатком устройства является то, что задача з данный момент может выполняться только на одном про- цЕССОРЕ И НС Может на нескольких, Зтс снижает производи:елькость устройства на отдельных задачах.Наиболее близким к изобретению по технической сущности является устройство, которое Одержит регистр порядка счетчик адреса значений ядра, перзый блок сравнения, од:.н вход которого соединен со счетчиком адреса значений ядра, другой вход с регистром порядка, а выход подключен к блоку угравления, счетчик адреса коммутируемого канала, второй блок сравнения, один вход которого соединен со счетчикогл адреса коммутируемого канала, другой вход - с регистрОм пОрядса, а выход пОдключен к блоку управления, каналы, состоящие из регистра физического адреса, блока памяти значений ядра, коммутатора, сумматора, узла выделения ПрираГенигг, реверсивного счетчика, блок обнаружения ошибок, входы которого соединен с боком з:ачений ядра, сумматором и реверсивньггл счетчиком, а выход подключен через элемент ИЛИ к блоку управления, н блока сравнения, один нход которо- .О связан со счетчиком адреса коммутируемого канала, а один выход подключен к угранляющему входу блока обнаружения ошибок, блока памяти значений ядра, сумматора и реверсивного счетчика входную шину, подключенную через регистр к коммутаторам и непосре:стненно к реверсивным счетчикам, к блокам сумматора и к информационным нходам блоков памяти значений ядра адресные входы которых соединены со счетчиком адреса значений ядра., а:лнформационные вьходы связаны через соответствующие коилутаторы с Одними входами соотве "стнующих сумматоров, ныходы которых подсоединены г входам узлов выделения приращений, выходы которых подключены через другой коммутатор, связанный с другим выходом блоков сравнения, к управляющим входам соотнет 1092511ствующих блоков сумматора и непосредственно к другим входам соответствующих блоков сумматора и к реверсивным счетчикам, выходную шину,.связанную с выходами реверсивныхсчетчиков. Устройство обеспечиваетвыполнение задачи на несколькихканалах, при этом остальная частьвсех каналов, имеющихся в устройстве, может не использоваться 33.Однако в случае отказа одногоиз рабочих каналов наступает отказнсего устройства, так как н нем отсутствует аппаратура, обеспечивающаяподключение неиспользуемых 1 неработающих) каналов вместо отказавшихрабочих каналов,Цель изобретения - повышение надежности и упрощение устройства засчет использования неработающих каналов в качестве скользящего резерва для рабочих каналов.11 оставленная цель достигаетсятем, что устройство для решения интегральных уравнений, содержащееперный блок сраннения, первый входкоторого соединен с первым выходомсчетчика адреса значений ядра, вторый вход - с выходом регистра порядка, а выход - с первым входом блокауправления, второй блок сравнения,первый вход которого соединен с первым выходом счетчика адреса коммутируемого канала, второй вход - с выходом регистра порядка, а выходс вторым входом блока управления,коммутируемые каналы, каждый иэ которых содержит регистр физическогоадреса, блок памяти значений ядра,первый коммутатор, третий блок сравнения, сумматор, узел выделенияприращений, счетчик значения Функции и блок обнаружения ошибок, первый, второй и третий входы которогосоединены соответственно с выходомблока памяти значений ядра, с первыми выходами сумматора и счетчиказначений Функции, а выход через элемент ИЛИ - с третьим входом блокауправления, первый вход третьегоблока сравнения соединен с вторымвыходом счетчика адреса коммутируемого канала, первый выход - с управляющими входами блока обнаруженияошибок, блока памяти значений ядра,сумматора и счетчика значений функции, входная шина устройства подключена через буферный регистр к входампервых коммутаторов и непосредственно к входам устанонки счетчиков значений функции, входам сумматоров.ик информационным входам блоков памяти значений ядра, адресные входы которых соединены со счетчиком адреса значений ядра, а информационныевыходы через соответствующие первыекоммутаторы - с первыми входами соответствующих сумматорОв, выходы которых подключены соответственнок входам узлов выделения приращений, выходы которых подключены квходам соответстнующих сумматоров,счетчиков значений функции и соот ветствуюо 1 им информационным нходамвторого коммутатора, управляющийвход которого подключен к вторымныходам блоков сравнения, а выходк управляющим нходам соответстнующихсумматоров, а выходы счетчиков значений Функции подключены к выходнойшине устройства, содержит буферныйсчетчик математического адреса канала, общий регистр физического адреса канала, буферный регистр физического адреса канала, дешифратор, ав каждом канале по одному региструматематического адреса, первый выход регистров физического адресаканала соединен с установочнымивходами соответствующих регистровматематического адреса канала, авторой выход - с входами реконфигура.ции общего регистра физического адреса канала, выход которого черездешифратор соединен с первыми управляющими входами регистров математического адреса, вторые управляющие входы которых соединены с выходами соответствующих блоков 30 обнаружения ошибок, первые выходырегистров математического адреса канала соединены через счетчик адреса коммутируемого канала с входамиэтих регистров,а вторые выходы - с 35 вторыми входами соотнетствующих блоков сравнения, первые выходы которых .подключены к нходам соответствующихрегистров физического адреса канала.40 На фиг.1 представлена блок-схема предлагаемого устройства для решения интегральных уравнений; нафиг.2 - блок-схема блока управления.Устройство (фиг.1 1 содержит 4 счетчик 1 адреса значений ядра,счетчик 2 адреса коммутируемого канала, первый и второй блоки 3 и 4сравнения, регистр 5 порядка, входную шину б, блок 7 управления,групп 0- 1-1, каждая из которых состоит из третьего блока 8 -8 сранонения, регистра 9-9 математического адреса, регистра 10-10(физического адреса, блока 11 -11,памяти значений ядра, перного ком мутатора 12-12 , сумматора 13 цузла 14 -14, нйделения приращенийсчетчика 15,-15, значения Функциии блока 16,-16 лоб аружения ошибокпервый эле."лент ЙЛИ 17, буферный счетчик 18 математического адреса канала, общий регистр 19 Физическогоадреса канала, буферный регистр 20физического адреса канала. дешифратор 21, первые выходы 22 -22( бло ков 81-8 усравнения, буферный ре 1092511гистр 23, второй коммутатор 24, вторые выходы 250-25 ) блокон 8 -8 сравнения и выходную шину 26.Блок 7 управления (Фкг.2) содержит узел 27 памяти микрокоманд с регистром 28 адреса микрокоманды к регистрами микрооперации 9, адреса следующей микрокоманды 30 и кода встанления 31, дешифратор 32 микрооперации, дешифратор 33 кода ветвления, элементы И 34, второй )О элемент ИЛИ 35 и блок 36 синхросигналов.В устройстве (Фиг.1 1 первые выходы счетчиков 1 и 2 связаны с первыми входами блоков 3 и 4 сравнения соответственно, с вторыми входами которых соединен выход регистра 5 порядка, связанный с входной шиной б. Выходы блоков 3 и 4 сравнения соединены с первым входом блока 7 20 управления. Информационные выходы блоков 11 в памятисумматоров 13 р. й счетчиков 15 -15 подключейы к соответствующим входам блоков 16 р., обнаружения ошибок, 25 Выходы блоков 16-161 непосредственно подключены к вторым управляющим входам соответствующих регистров 9 ри через элемечт ИЛИ 17 к третьему входу блока 7 управления. 30 Счетчик 2 связан с буферным счетчиком 18 математического адреса группы. Вход счетчика 2 соединен с первыми выходами регистров 9 р а выход - с первыми входами регистров 9 р и вторыми входами соответствующих блоков Яр сРавнения, с первыми входами которых связаны первые выходы соответствующих регистров 9 ро 1.Регистр 19 физического адреса канала связан с буферным регистром 20 физического адреса канала. Вход реконфигурации регистра 19 соединен с первыми выходами регистров 10 -10 , а выход через дешифратор 21 - с вторыми управляющими вхоцами регистров 9 -9 о , с другими вхоцами которыхсвязаны другие выходы соответствующих регистров 10 р -10 Управляющие входы блоков 16 -16 (, снязаны с выходом 22 соответствующих блоков Врсравнения, Адресные/ входы блоков 11 рпамяти подключены к ныходу счетчика 1, а управляющие входы - к выходу 22 соответствующих блоков 8 р.Информационные входы блокон 11 -11соединены с нходной шиной б, а информационные выходыс входами коммутаторов 12 121, Управляющие входы коммутаторов 12 рсвязаны с регистром 23, 60 подключеннйм к входной шине б, а выходы коммутаторов 12 р1 соединены с .входами сумматоров 13 р1, подключенных к входной шине б и одними управляющими входами к выходу 65(оЬ 3 - участок интегрирования спределами а и н;х(х:в) - известная Функцкя называемая"ядро";1(х) - известная Функция) н устройстве реализуется итерационный алгоритм(5 ) (го с и) координаты точек участка интегрирования ( а,н 1,где 22 соответствующих блокон Вр-ВВыходы сумматоров 13 р соединены с узлами 14 р1 выделения приращений, Выходы узлов 14-14 1 подключены к другим входам сумматоров 13 р-.13 1 к реверсивным счетчикам 15 р - 15 и через коммутатор 24,связанный с выходами 25 блоков 8-8,), к другим управляющим входам сумматоров 13 р1.Входы реверсинных счетчикон 15 рп соединены с входной шиной б, управляющие входы - с выходами 22 соответствующих блоков Вр, а ныходы - с выходной шиной 26. Ьлок 7 управления подключен к счетчикам )1,2,15 ро ,18 регистрам 5,9020, 23, бл8 )ь., 13 р, 1 бр,), устройствам 11 р 1 и узлам 14 р1В блоке 7 управления (фиг.2) выход регистра 29 связан через дешкфра тор 32 микрооперации с выходом блока 7, а выход регистра 30 соединен с регистром 28, Выход регистра 31 подключен через дешифратор 33 кода ветвления к одним входам элементов И 34, с другкмк входами которых связаны входы блока 7. Выходы элементов И 34 через элемент ИЛИ 35 соединень. с регистром 28. Узел 27 памяти, регистры 28, 29, 30, 31 к дешифраторы 32 и 33 связаны с блоком 36 синхросигналов,Принцип работы устройства состоит в следующем.Для решения интегральных уравнений Фредгольма видапорядок, число точек х(участка интегрированияа,в 3, причем )с С, гденекоторое целое положительное число;Р - номер итерации; 5Е(х;) - значение известной функции в точкеГ (х;1 в значение невязки в точ(рке х на р-й итерации((х;) - значение искоглой Функции 10в точке И на р-й итера- .ции,(Р(дч (х ) - значение приращения иско 1мой Функции в точке х(на Р-й итеРации;г - разрядность представления кодов;э(п - функция определения знакаи - некоторое целое положительное число, определен(х на каждой итерации осущест-+1(вляется соответствующим блоком вкаждом рабочем канале, число которыхравно ), остальные г-ъ каналов являются скользящим резервом и в вычислительном процессе не участвуют. Помере возникновения отказов рабочихканалов, образующих, будем считать,простейший поток отказов, резервные 35каналы становятся рабочими, а отказавшие каналы переводятся в нерабочее состояние и не принимают участия в вычислительном процессе. Когда откажутс-(1 рабочих каналов, весь 40резерв будет исчерпан и отказ нового рабочего канала приведет к останову в связи с исчерпанием резерваи отказом всего устройства,Работа устройства при решении интегрального уравнения начинаетсяс режима "Загрузка", далее оно переходит к Режиму "Обработка", иесли ошибка не возникла, переходитв режим "Выгрузка" и останавливается. В случае появления ошибки в режиме "Обработка" устройство переходит в режим "Реконфигурация",. затеглв режим "Загрузка", потом "Обработка", в котором анализируется появление ошибок и т,д.55В режиме"Загрузка" устройство загружает с входной шины б значенияпорядка Ь, ядра К (х; ) начальныезначения невяэки Я (х;)и начальныесприближения искомой Функции ч(с(х;), 60включает Ъ блоков 16 обнаружения-гошибок, а также загружает число 2В режиме "Обработка" устройствов соответствии с описанным вышеалгоритмом выполняет некоторое чис ло итераций, в каждой иэ которыхоно определяет значения приращенияискомой функцииЛч(р )(х,) значения ис(рФ(1комой Функции ( (х ) и невяэкиа также контролирует спомощью Ъ блоков 16 появление отказов в " блоках 11, 13 и 15.В режиме "Выгрузка" устройствовыгружает полученные ) значений искомой функции(х;)на выходную шину 26.В режиме "Реконфигурация" устройство осуществляет подключение резервных каналов путем смены глатематических адресов отказавшего рабочего и резервного каналов таким образом, что отказавший рабочий каналполучает максимальный математическийадрес исправного резервного канала,а исправный резервный канал - математический адрес отказавшего рабочего канала, который он заменяетУстройство работает следующим образом.Перед началом работы каналам присваиваются математические адреса(МА(, равные их Физическим адресам(ФА ), т.е. канал с чА=О получаетМА=-О, канал с с(А=1 - МА=1, , канал с ФА=0-1 - МА=1-1, Это осуществляется путем занесения по сигналу с блока 7 в регистры 9 ОС 1 математического адреса адресов йзрегистров 10 с,-10 С 1 сгиэическогоадреса. А в счетчик 18 по сигналуиз блока 7 заносится максимальныйматематический адрес исправной резервной страницы С, который такжеуказывает на то, что число рабочих(г и резервных С-)1 групп в сумме равно С,В процессе работы устройства в режиме "Загрузка" с входной шины б вРегистр 5 загружается значение порядка 1 (фактически загружается код )-1),которое выбирается из условия гсСиявляется постоянным для данного устройства,Перед загрузкой значений ядра"(х(,э счетчики 1 и 2 сбрасываются в "0", значения ядра )с(х,5 записываются с входной шины 6 в блок11 памяти с МА=О по адресу г, находящемуся в счетчике 1, причем послезаписи очередного значения содержимое счетчика 1 увеличивается наединицу. Запись значений ядра вэтот блок 11 памяти производится дотех пор, пока содержимое 1 счетчика1 не станет равным содержимому Ь регистра 5. После этого счетчик 1сбрасывается в "0", а содержимоесчетчика 2 увеличивается на единицу и начинается запись значенийядра к(х,5 ) в блок 11 памяти с МА=1,Запись значений ядра в следующиеблоки 11 памяти с ХА=21) производится до тех пор, пока содержимоесчетчика 2 и содержимое счетчи 1092511ка 1 не станут равны содержимому Ь -1 регистра 5.Перед загрузкой начальных значений невязок Р(ф)(х счетчик 2 сбрасывается н "0". Значение невяэки 10)(хц) записывается с входной шины б и сумматора 13 с МА=О по адресу (, находящемуся в счетчике 2 причем после записи содержимое счетчика 2 увеличивается на единицу. Запись значений невязки в следующие блоки 13 с МА=1-(Ь) производится до тех пор, пока содержимое ) счетчика 2 не станет равным содержимому регистра 5.Перед загрузкой начальных приближений функции Ч(д) (х,) счетчик 2 сбрасывается в "0". Значение приближения функции М (х 0) записывается с(а)входной шины б в счетчик 15 с МА=О по адресу 1, находящемуся н счетчике 2, причем после записи содержимое 20 ) счетчика 2 унеличинается на единицу, Запись значений приближения функции в следующие счетчики 15 с МА=1 производится до тех пор; пока содержимое ) счетчика 2 не станет равным содержимому Ъ -1 регистра 5.Для обнаружения ошибок я работе устройства 11, блокон 13 и счетчиков 15 с МА=О-(Ь) блок 7 управления обеспечинает включение с помощью 30 счетчика 2 первых Ь блоков 16 с МА=О-(Ъ).Таким образом, последние -Ь устройств 11, блоков 13 и счетчикон 15 с МА=И-(Р), входящих н соответ ствующие каналы с ИА=Ь-(С), не загружаются и соотнетстнующие им блоки 16 с МА=Э-(х -1) не включаются, оставаясь в резерве.Этот режим работы завершается загрузкой с входной шины б в регистр 23 числа 2 ), которое постоянно выдается на управляющие нходы коммутаторон 12.В режиме "Обработка", к которому устройстно переходит после загрузки, происходит следующее.Блок 7 управления отключает (блокирует 1 выходы 22 всех (: блоков сраннения 8 -8 1, на которых появляется "1 " независимо от содержимого счетчика 2 и регистров 9 нр,), в то же время "1" на выходе 25 всех 0 блоков 80-8 .(определяется равенством содержимого счетчика 2 и регистров 9 а55По сигналу с блока 7 узлы ф 14 с МА=О-(Г) выделяют приращения дуф+")(Х;), Эти приращения поступают на соотнетствующие счетчики 15 с МА=О-(Я "1), н сумматоры 13 с МА=О -.(х -1) и в коммутатор 24. Далее они на счетчиках 15 с МА=О-(1-1) суммируются со значением интегрируемой функции Р)(х, ) полученной на предыдущей итерации, а н блоках 13 с МА=О в (х,) вычитаются из соответствующих значений невяэск Г(х;).Затем из блоков 11 памяти с ИЛ=О-(х) последовательно по адресам счетчика 1, адреса равны 0-(1-1), считываются эна - чения ядра к(х; 3 , сдвигаются на коммутаторах 12 и МА=О-(Р -1) и поступают в сумматоры 13 с МА=О-(0-1), Одновременно последовательно по тем же адресам счетчика 2, адреса равны 0- (8-1), через коммутатор 24 в сумматоры 13 с МА=О-(Р -1) поступают приращения ду(Рф 1)(5 ),Таким образом, последние 1-1 приращений из узлов 14 через коммутатор 24 не проходят, что позволяет исключить их из нычислизФльного процесса, В сумматорах 13 с МА= =О-(1- происходит вычисление новых значений невязок ( ")(х,), Блоки неиспользуемых к-налон с МА=Ь-(Рработают "вхсло ".ую", так как они никак не влияю. на ход вычислительного процесса. И; грация заканчивается, когда содержимое счетчика 1 становится равным содержимому Ъ -1 регистра 5.Выполнение итерации сопровождается контролем с помощью блоков 16 с МА=О-(Ь) наличия ошибок, вызванных отказами типа "Генератор 0" или "Генератор 1" н блоках 11,. 13 и 15 с МАО-(Н), В качестве блоков 16 могут быть использованы элементы снертки по модулю 2. При возникновении сигнала "Ошибка" в одном из блоков 16 с МА=О-(Ь), одновременное.ноэникновение сигналов "Ошибка" э нескольких блоках 16 невозможно, так как предполагается,ч:о поток откаэон простейший, блок 7 переводит устройство в режим "Реконфигурация".В режиме "Реконфигурация" блок 7 управления включает (разблокирует) выходы 22 всех ) блоков 8 -8сравнения, "1" на которых при этом имеет место при равенстве содержимых счетчика 2 и соответствующего регистра 9-9.). Затем блок 7 управленияпередает на счетчик 2 иэ счетчика 18 максимальный математический адрес исправной резервной страницы, который, кроме того, указывает на суммарное число рабочих и исправных резервных каналов и сравнивает этот адрес с порядком, находящимся в регистре 5. Если адрес равен порядку, то происходит останов н связи с исчерпанием резерва и отказом всего устройства. В противном случае производится слена математических адресов откаэаншего и резервного каналов следующим образом.В счетчик 2 принимается, например, МА=1, выданный сигналом "Ошибка" блока 16 из соотнетствующего регистра 9., отказавшего канала, имеющего ФА=1. По МА=-1, находящемуся на счетчике 2, блок 7 свеям сиг 1092511 12налом отключает блок 161 и сигнал"Ошибка" перестает выдаваться. Далеепо МА=1 на счетчике 2 из регистра10 н регистр 19 считывается соответствующий ФА=1. Происходит обменсодержимым между счетчиками 18 и 2и между регистрами 20 и 19 через соответствующие связи. По МА=1-1,находящемуся на счетчике 2 н результате обмена, из регистра 10 н регистр 19 считывается соотнетствующий ФА=-1, Происходит обмен содержимым только между регистрами 20и 19. По ФА=1, находящемуся па регистре 19, с помощью дешифратора 21на соответствующий регистр 91 иэсчетчика 2 записывается МА=1-1. Происходит обмен содержимым между регистрами 19 и 20 и между счетчиками 2 и 18. По ФА=6-1, находящемусяна регистре 19 в результате обмена,с помощью дешифратора 21 на соответствующий регистр 90из счетчика 2сзаписывается МА=1. Таким образом,МА=-1 Оказывается записанным в регистр 91 отказавшего канала с ФА=1,МА=1 н регистр 9 1 исправного резервного канала. Содержимое счетчика 18, равное 1-1, уменьшается наединицу, в результате чего максимальный МА исправного резервногоканала, который, кроме того, указывает на суммарное число рабочихи исправных резервных каналов, становится равным -2.После режима "Реконфигурация"устройство переходит к режимам "Загрузка" и далее ",Обработка". Привозникновении сигнала "Ошибка" водном из блоков 16 ц, 16,(1 1, 1 бд.-(1-1блок 7 опять переводит устройствов режим "Реконфигурация". При этом,если резерв не исчерпан, максимальный МА исправного резервного канала, равный 1-2, присваивается новому отказавшему каналу, в МА отказавшего канала присваивается этомуисправному резервному каналу, Затемсодержимое счетчика 18 уменьшаетсяна единицу,В случае отсутствия ошибок вовремя выполнения требуемого числаитераций на счетчиках 15 находятсязначения интегрируемой функции, иустройство переходит к режиму "Выгрузка".Перед выгрузкой значений интегрируемой функции блок 7 управлениявключает (разблокируетвыходы22 нсехблоков 8 -81 сравнения,"1" на которых при этом имеет место10 с МА=1-(Ъ -11 роиЗЪодится до техпор, пока содержимое счетчика 2 нестанет равным содержимому 1-1 регистра 5, т,е, содержимое последних 15 счетчиков 15 с МА=6- -11 соотнетствуюших неиспользуемых каналов сМА=1-(1-1 на выходную шину 26 невыдается,Работа блока 7 управления (фиг.2)происходит следующим образом.В регистры 29, 30 и 31 из узла 27памяти считывается очередная микрокоманда, Содержимое регистра 29 поступает в дешифратор 32, на выходе ко 25 50 55 30 35 40 45 только при равенстве содержимогосчетчика 2 и соответстнующего регистра 9 ц - 9 . Затем счетчик 2 сбрасывается в "0". Значение интегрируеМОй ФУНКЦИИ ПостУПаЕт На ВЫХОДНУЮшину 26 иэ счетчика 15 с МА=О поадресу , находящемуся н счетчике2, причем после выдачи содержимоесчетчикаувеличиваемся на единицу Выдача значений интегрируемойфункции из следующих счетчиков 15 торого Образуются сигналы управления узлами устройства (сброс н "0",увеличение на единицу содержимогосчетчика, прием в регистр и т.д.),Содержимое регистра 30, представляющее собой старшие разряды адреса следующей микрокоманды, непосрецственно поступает в регистр 28. Содержимое регистра 31 поступает через дешифратор 33 на элементы И 34, которые Обеспеч лвают в соответствии с кодом ветвления и входными сигналами блока 7 формирование через элемент ИЛИ 35 младшего разряда адреса следуОцей микрОкОмднды. ПО ВБОВь сформированному адресу считывается новая микрокоманда и т,д. Блок 7 управления Выполняя микрокомаДы микропрограмм, записанных в узле 27 памяти, реализует режимы работы предложенного устройства.ТехникО экономический эффект изобретения состоит н том, что по сравнению с устройством-прототипом оно позволяет повы ить надежность работы за счет наличия скользящего резерва. Каналы устройства, являющиеся реэервныии, резервируют всерабочие каналы и заменяют их по мере возникновения отказов рабочих каналов. Кроме того, реализация скользящето резервирования в предложенном устрсистве не связана с уменьшением производительности и не требует больших аппаратурных затрат по сравнению с известными устройствами.1092511 лУ 2Уо: Составитель В,МаксимовТехред С.Мигунова, Корректор Л.Пилипенко Редактор Л.Алексеенко Филиал ППП "Патент", г, Ужгооод. Ул. Проектная 4 Заказ 3256/33 Тираж 699 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5