Инкроментный умножитель аналоговых сигналов

(22 (46 (72 (71 тик (53 156 рне по кл 1981.3нику.ции. П"Наукорис, 2 ГОСУДАРСТВЕННЫЙ КОМИТЕ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И О К АВТОРСКОМУ СВИДЕТЕЛЬСТ) Ордена Ленина институт кибеи им. В.М. Глушкова) 1. Авторское свидетельство ССС74722, кл. С 06 6 7/16, 1976.2, Авторское свидетельство СССРзаявке к 3329799/18-24,6 06 1 3/00, кл. С 06 С 7/16,ведение в,кибернетическую техбработка Физической информаод ред. В.Н. Малиновского. К., а думка", 1979, с. 103-105,(54)(57) 1. ИНКРЕМЕНТНЫЙ УМНОЖИТЕЛЬАНАЛОГОВЫХ СИГНАЛОВ, содержащий сумматор-,вычитатель, выходы которого являются выходом умножителя, и трйггеруправлений, соединенный счетным входом с входом тактовых импульсов, апервым и вторым выходами - с входамиразрешения преобразования первогои второго следящих аналого-цифровыхпреобразователей соответственно, каждый из которых подключен информационным входом к входу соответствующегосомножителя умножителя, а выходамимодуля кода результата преобразования. - к соответствующей группе информационных входов первого коммутатора,о т л и ч а ю щ и й с я тем, что,с целью расширения частотного диапазона перемножаемых сигналов, в него дополнительно введены второй и третийкоммутаторы, сумматоры по модулю дваи блок сдвига кода, соединенный вы.Я 01057970 А ходами с информационными входамисумматора-вычитателя, информационными входами - с выходами первого коммутатора, а.управляющими входамис выходами второго коммутатора, под-:ключенного первой и второй группамиинформационных входов к выходам кодаприращения первого и второго следящиханалого-цифровых преобразователейсоответственно, тактовые входы .которых соединены с входом тактовой частоты умножителя и со стробирующимвходом сумматора-вычитателя, подключенного управляющим входом к выходутретьего коммутатора, соединенногоинформационными входами с выходамипервого и второго сумматоров по модулю два, входы первого из которых подключены к выходу знака кода результата преобразования первого следящегоаналого-циФрового преобразователя ик выходу знака рассогласования второго следящего аналого-цифрового преобразователя, а входы второго сумматорапо модулю два соединены с выходомзнака кода результата преобразованиявторого следящего аналого-цифровогопреобразователя и с выходом знакарассогласования первого следящегоаналого-цифрового преобразователя,причем управляющие входы коммутаторовподключены к первому и второму выходам триггера управления соответственно,2. Умножитель по и. 1, о т л ич а ю щ и й с я тем, что каждый сле"дящий аналого-цифровой преобразователь содержит вычитающий узел, нульорган, элемент И, цифроаналоговыйпреобразователь, накапливающий сумматор, приоритетный блок и группу пс105 У 970 роговых элементов, подключенных входами к выходу вычитающего узла, а выходами - к информационным входам приоритетного блока, соединенного стробирую"щим входом со стробирующим входом на"капливающего сумматора и с выходомэлемента И, а выходами - с выходамикода приращения следящего аналого"цифрового преобразователя и с информационными входами накапливающегосумматора, подключенного управля 1 ощимвходом к выходу нуль-органа и к выходузнака рассогласования следящего аналого-цифрового преобразователя, а выходами разрядов - к входам цифроаналогового преобразователя, соеди" 1Изобретение относится к автоматике и вычислительной технике и может най- . ти применение 1 в аналого-цифровых и гибридных вычислительных устройствах и системах с различной формой представления информации для перемножения аналоговых сигналов с представлением результата в цифровой Форме.Известен умножитель аналоговых сигналов с цифровым выходом, содержащий 1 О преобразователи аналог-частота, блок преобразования длительности интервала в напряжение и счетчик результата 1 .Известен умножитель аналоговых сигналов с цифровым выходом, содержа-,15 щий компораторы, генератор тактовых импульсов, делители частоты, генератор линейно-изменяющегося напряжения, распределитель импульсов, элементы И, ИЛИ, И-НЕ, ИЛИ-НЕ, ключи и счетчик 2 р результата 2 1.Недостатком умножителей является ограниченный частотный диапазон перемножаемых сигналов. 25Наиболее близким к предлагаемому по технической сущности является ин.кремцтный умножитель аналоговых сиг" налов, содержащий сумматор-вычитатель, выходы которого являются выходом умножителя, и триггер управления, соединенный счетным входом с входом тактовых импульсов, а первым и вторым выходами - с входами разрешения преобразования первого и второго следяненного выходом с первым входом вычитающего узла, подключенного вторымвходом к информационному входу следящего аналого-цифрового преобразова,теля, а выходом - к входу нуль-органа, причем входы элемента И являютсясоответственно тактовым входом и входом разрешения преобразования следящего аналого-цифрового преобразователя, а выход знакового разряда и выходы остальных разрядов накапливающего сумматора являются выходом знака кода результата и выходами модулякода результата преобразования следящего аналого-цифрового преобразователя соответственно. 2щих аналого-цифровых преобразователей соответственно, каждый из которых подключен информационным входом к входу соответствующего сомножителя умножителя, а выходами модуля прямого и инверсного кода результата преобразования - к соответствующей группе информационных входов первого коммутатора, соединенного .выходами с информационными входами сумматора-вычитателя, подключенного управляющим входом к выходу элемента ИЛИ, соединенного входами с выходами знака рассогласования первого и второго следящих аналого-цифровых преобразователей прямые и инверсные выходы знака. рассогласования которых подключены к соответствующим управляющим входам первого коммутатора, Каждый следящий аналого-циФровой преобразователь содержит компаратор, подключенный сигнальными входами к информационному входу следящего аналого-цифрового преобразователя и выходу цифроаналогового преобразователя, управляющим входом - к первому управЛяющему входу следящего аналого-циФрового преобразователя, а прямым и инверсным выходами - к прямому и инверсному выходам знака рассогласования следящего аналого-цифрового преобразователя и к суммирующему и вычитающему входам реверсивного счетчика, соединенного выходами разрядов с входами цифроаналогового преобразователя 3 .3 10579Недостатком умножителя является ограниченный частотный диапазон перемножаемых.аналоговых, сигналов, в частности, максимальная частота изменения входных сигналов ограничена выражением видаг= - "М,Г 2 где 6 " частота следования тактовых импульсов;2 - вес единицы младшего разряда и-разрядного аналогоцифрового преобразователя.Цель изобретения - расширение час тотного диапазона перемножаемых сиг" налов.Для достижения цели в инкрементный умножитель аналоговых сигналов, содержащий сумматор-вычитатель, выходы которого являются выходом умножителя, и триггер управления, соединенный счетным входом с входом тактовых импульсов, а первым и вторым выходами - с входами разрешения преобразования первого и второго следящих аналогоцифровых преобразователей соответственно, каждый иэ которых подключен информационным входом к входу соответствующего сомножителя умножителя, а выходами модуля кода результата преобразования - к соответствующей группе информационных входов первого коммутатора, дополнительно введены второй и третий коммутаторы, сумматоры по модулю два и блок сдвига кода, соединенный выходами с информационными входами сумматора-вычитателя, . информационными входами - с выходами первого коммутатора, а управляющими входами - с выходами второго комму 40 татора, подключенного первой и второй группами информационных входов к выходам кода приращения первого и второго следящих аналого-цифровых преобрзователей соответственно, тактовые 45 входы которых соединены с входом тактовой частоты умножителя и со стробирующим входом сумматора-вычитателя, подключенного управляющим входом к выходу третьего коммутатора, соединен 5 О ного информационными входами с выходами первого и второго сумматоров по модулю два, входы первого из которых подключены к выходу знака кода результата преобразования первого 55 следящего аналого-цифрового преобразователя и к выходу знака рассогласования второго следящего аналогоУО 4цифрового преобразователя, а входы второго сумматора по модулю два соединены с выходом знака кода результата преобразования второго следящего аналого-цифрового преобразователя и с выходом знака рассогласования первого следящего аналого-цифрового преобразователя, причем управляющие входы коммутаторов подключены к первомуи второму выходам триггера управлениясоответственно,При этом, каждый следящий аналогоцифровой, преобразователь содержит вычитающий узел, нуль-орган, элемент И, цифроаналоговый преобразователь, накапливающий сумматор, приоритетный блок и группу пороговых элементов,подключенных входами к выходу вычитаю- щего узла, а выходами - к информацион"ным входам приоритетного блока, соединенного стробирующим входом состробирующим входом накапливающего сумматора и с выходом элемента И, а выходами - с выходами кода приращения следящего аналого-цифрового преобразователя и с информационными входами накапливающего сумматора, подключенного управляющим входом к выходу нульоргана и к выходу знака рассогласования следящего аналого-цифрового преобразователя,. а выходами разрядов " к входам цифроаналогового преобразователя, соединенного выходом с первым входом вычитающего узла, подключенного вторым входом к информационному входу следящего аналого-цифрового преобразователя, а выходом - к входу нуль-органа, причем входы элемента И являются соответственно тактовым входом и входом разрешения преобразования следящего аналого-цифрового преобразователя, а выход знакового разряда и выходы остальных разрядов накапливающего сумматора являются выходом знака кода результата и выходами модуля кода результата преобразования следящего аналого-цифрового преобразователя соответственно.На фиг. 1 изображена блок-схема инкрементного умножителя аналоговых сигналов; на фиг, 2 - блок-схема следящего аналого-цифрового преобразователя.Инкрементный умножитель (фиг. 1) содержит сумматор-вычитатель 1, выходы которого являются выходом умно- жителя, и триггер 2 управления, соединенный счетным входом с входом 3 тактовых импульсов, а первым и вторымКаждый из следящих аналого-цифро,вых преобразователей 4 и 5 может быть выполнен, например, содержащимфиг,2) вычитающий узел 1 5, нуль-орган 16, элемент И 17, цифроаналоговый преобразователь 18, накапливающий сумматор 19, приоритетный блок 20 и группу 21 пороговых элементов. Элементы группы 21 подключены входами к выходу вычитающего узла 15, а выходами - к информационным входам приоритетного блока 20, соединенного стробирующим входом со стробирующим 50 выходами - с входами разрешения преобразования первого и второго следящих аналого-цифровых преобразователей 4 и 5 соответственно, Каждый изпреобразователей 4 и 5 подключен ин-5формационным входом к соответствующему входу 6 или 7 сомножителя, а выходами модуля кода результата преобразования - к соответствующей группеинформационных входов первого комму- Отатора 8. Блок 9 сдвига кода соединен выходами с информационными входами сумматора"вычитателя 1, информационными входами - с выходами первогокоммутатора 8, а управляющими входами - с выходами второго коммутатора10. Коммутатор 10 подключен первойи второй группами информационных входов к выходам кода приращения первогои второго преобразователей 4 и 5 соответственно, вторые управляющие входы которых соединены с входом 3 тактовой частоты и со стробирующим входом сумматора-вычитателя 1, Сумматорвычитатель 1 подключен управляющим 5входом к вЫходу третьего коммутатора 11, соединенного информационнымивходами с выходами первого и второго12 и 13 сумматоров по модулю два.Сумматор 12 по модулю два подключенвходами к выходу знака кода результата преобразования преобразователяи к выходу знака рассогласования преобразователя 5, Сумматор 13 по модулюдва соединен входами с выходом знакакода результата преобразования преобразователя 5 и с выходом знакарассогласования преобразователяУправляющие входы коммутаторов 8, 10и 1 подключены к первому и второму 40выходам триггера 2 управления, Входыобнуления преобразователей 4 и 5 исумматора-вычитателя 1 соединены сшиной 14 гриведения умножителя в исходное состояние. 45 входом накапливающего сумматора 19 и с выходом элемента И 7, а выходами - с выходами кода приращения следящего аналого-цифрового преобразователя и с информационными входами сумматора 19. Сумматор 19 подключен управляющим входом к выходу нуль- органа 16 и к выходу знака рассогласования следящего аналого-цифрового преобразователя, а выходами разрядов - к входам цифроаналогового преобразователя 18, соединенного выходом с первым входом вычитающего узла 15, Узел. 15 подключен вторым входом к информационному входу следящего аналого-цифрового преобразователя, а выходом - к входу нуль-органа 16. Входы элемента И 17 являются тактовым входом и входом разрешения преобразования следящего аналого-цифрового преобразователя, выход знакового разряда и выходы остальных разрядов сумматора 19 являются выходом знака кода результата и выходами модуля кода результата преобразования следящего аналого-цифрового преобразователя соответственно,Инкрементный умножитель аналоговых сигналов фиг. 1) работает следующим образом.Сигналом "Начальная установка" по входу 14 осуществляется сброс в нуле" вое состояние аналого-цифровых преобразователей 4 и 5 и сумматора-выцитателя 1, При подключении перемножаемых аналоговых сигналов на первый 6 и второй 7 входы сомножителей и подаче тактовых импульсов на вход 3 следящие аналого-циФровые преобразователи 4 и 5 в зависимости от скорости изменения входны сигналов начинают отслеживать с переменным шагом по уровню. изменения входных сигналов.Аналого-циФровой преобразователь (Фиг, 2) работает следующим образом.Сигналом "Начальная установка" по входу 14 осуществляется сброс в "0" накапливающего сумматора 19, На вход 6 или 7 подключается аналоговый сигнал, При наличии тактовых импульсов на входе 3 и разрешении от триггера 2 управления элемент И 17 разрешает прохождение тактовых импульсов на приоритетный блок 20 и нуль- орган 16. Вычитающий узел 15 определяет разность между входным напряжением и напряжением обратной связи с выхода цифроаналогового преобразователя 18. Эта разность прикладывает30 7 10579 ся к входу нуль-органа 16 и входом всех пороговых элементов группы 21. Знакочувствительные пороговые элементы срабатывают при достижении напряжением разности значений порогов, на которые настроены соответствующие пороговые элементы (например, по двоичному закону: 1,2,4,2 " условных единиц, где щ - число пороговых элементов). Приоритетный блок 20 в мо менты времени, определяемые тактовыми импульсами с элемента И 17, выделяет старший по весу пороговый элемент ,из числа сработавших. Нуль-орган 16 в те же моменты времени определяет знак напряжения разности, который является сигналом "Знак рассогласования" аналого-цифрового преобразователя. Коды с выходом приоритетного блока 20 представляют собой приращения входного сигнала, округленные до значения кратного степени двойки; т.е. представляют собой одну единицу в соответствующем разряде кода (позиционный код). Коды с выхода приоритет 25 ного блока 20 являются сигналом "Величина .приращения" аналого-цифрового преобразователя. Код знака напряжения разности с выхода нуль-органа 16 на. страивает накапливающий сумматор 19 по управляющему входу на выполнение операции "Сложение" или "Вычитание". В моменты времени, определяемые тактовыми импульсами, накапливающий сумматор 19 добавляет к своему содержимому или вычитает из него единицу соответствующего разряда, поступив:шую с приоритетного блока 20. Выходы накапливающего сумматора 19 являются .выходами кода результата преобразования аналого-цифрового преобразователя и управляют цифроаналоговым преобра. зователем. 18, стремясь уменьшить величину рассогласования между входным напряжением и напряжением сбратной связи с выхода цифроаналогового преобразователя 18,70 8го-цифродых преобразователей на инфор" мационные входы блока 9 сдвига кода,третий коммутатор 11 - поочередное одключение выходов сумматоров 12 и 13 по модулю два к управляющему входу сумматора - вычитателя 1, осуществляя управление выбором режимов "Сложение" или "Вычитание", Сумматоры 12 и 13 осуществляют анализ знаков выходного кода одного аналого-цифрового преобразователя и знака рассогласова" ния другого аналого-цифрового преобразователя, выдавая "0" при равенстве знаков и "1" при разных знаках, второй коммутатор 10 осуществляет поочередное подключение выходов величины приращения аналого-цифровых преобразователей 1 и 5 на управляющие входы блока 9 сдвига кода. Так как пороги срабатывания пороговых элементов в аналого-циФровых преобразователях выбраны кратными степени 2, то умно" жение выходного кода одного аналогоцифрового преобразователя на величину приращения сигнала другого аналогоцифрового преобразователя заменено операцией сдвига выходного кода на соответствующее число разрядов, которое осуществляется с помощью блока 9 сдвига. Сумматор-вычитатель 1 в зависимости от состояния выхода соответствующего из сумматоров 12 или 13 осуществляет добавление к.своему содержимому выходного кода одного аналого-цифрового преобразователя, сдвинутого на число разрядов равное величине приращения другого аналогоцифрового преобразователя или вычитание из него. Содержимое сумматора" вычитателя 1 представляет собой текущее значение кода произведения двух аналоговых сигналов, которое посту" пает на цифровой выход умножителя.Алгоритм работы рассмотренного умножителя может быть описан следующими выражениями:50 Разрешение на работу следящим аналого-цифровым преобразователям 4 и 5 дает через один такт следования тактовых импульсов, что осуществляется с помощью триггера 2 управления, на счетный вход которого подаются тактовые импульсы. Этот же триггер 2 управления управляет работой коммутаторов 8, 10 и 11, первый из которых осуществляет поочередное подключение ,выходов первого 1 и второго 5 аналох+ = х + Ьх у = у. + ЬуРх,+ у;+= х у;+ыоп хД+О+ 51 ЯПЬу 1 ) /х 1/ "/Ьу 1/ ++ (з дп у 5 дп ь х ) /у 1//Дх 1/ где ху и х;+,у,+1 в цифровые значения сигналовв моменты времени й,. и 1;+,Ь х; и ь у - приращения входных сигналовза время Дс;/х,./ - модуль величины х;.Максимальная частота сигналов, которые могут быть отслежены с помощью следящего аналого- цифрового преобразователя с переменным шагом уравновешивания и перемножены с помощью 10 умножителя, определяется следующей. зависимостью; ги= - Ь -Так как во входных аналоговых сигналах присутствуют значения производных, существенно отличаоциеся отмаксимальных, то участки сигналов,имеющие меньшую производную, отслеживаются более младшими разрядами и,следовательно с меньшей погрешностью,а участки сигналов с большей крутизной отслеживаются с большей погрешностью, однако в целом частотный диапазон сигналов, которые могут бытьперемножены с помощью данного умножителя, расширяется по сравнению с частотным диапазоном сигналов, перемножаемых в прототипе,