Функциональный аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН О 127077 А САНИЕ ИЗОБРЕТ тносится к областиники и может быть з 7) Изобретение ычислительной т бернеСССР 74,. СУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕПЬСТ(71) Ордена Ленина институтики АН УССР(56) Авторское свидетельстУ 503260, кл. С 06 1 3/00,(54) ФУНКЦИОНАЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ использовано в управляющих системахи гибридных вычислительных устройствах, Изобретение позволяет расширитьфункциональные возможности устройст-.ва, содержащего реверсивный счетчик,два блока суммирования, четыре злемента И, цифроаналоговый преобразователь, блок сравнения, за счет введения в него триггера знака, регистрапоказателя степени, дешифратора, пересчетного блока и генератора тактовых импульсов. 2 з.п. ф-лы. 2 ил.Изобретение относится к вычислительной технике и может бьп ь использовано в управляющих системах и гибридных внчислитепьных устройствах.Целью изобретения является расширение функциональных возможностейзасчет получения одновременно коданепрерывной величины Х, кода функции1 пх и кода функции х ", где г - целое положительное или отрицательноеОчисло.На фиг, 1 приведена функциональная схема предлагаемого устройства;на фиг. 2 - функциональная схемаблока суммирования; на фиг. 3 - функ 5циональная схема пересчетного блока,Устройство содержит первый блок1 суммирования, цифроаналоговый преобразователь 2, блок 3 сравнениягенератора 4 тактовых импульсов,первый 5 и второй 6 элементы И, реверсивный счетчик 7, пересчетныйблок 8, четвертый 9 и третий 10 элементы И, дешифратор 11, регистр 12показателя степени, триггер 13 зна 25ка, второй блок 14 суммирования.Блоки 1 и 14 суммирования фиг. 2 )содержат сумматор 15, состоящий изи разрядов младшей, и разрядов старшей и двух разрядов целой частей,группу ИЛИ 16, первую 7 и вторую18 группы элементов И,Выходы прямого кода целой и старшей частей сумматора 15 являются выходами блока 14 суммирования и инфор-. 35мационными входами первой группы элементов И 17 прямого кода, выходы которой подключены к первым входамгруппы элементов ИЛИ 16, выходы которой соединены с входами двух младших разрядов старшей части и и-разрядами младшей части сумматора 15, Выходы обратного кода целой и старшейчастей сумматора 15 соединены с информационными входами второй группыэлементов И 18 обратного кода, выходы которой подключены к вторымвходам группы элементов ИЛИ 16.Пересчетный блок 8 содержит счетчик 19, элемент ИЛИ 20, группу зле в 5 Оментов И 21.По сигналу начальной установки ипо каждому импульсу переполнениясчетчика 19 производится занесениедополнительного кода показателя степени г в счетчик 19 с регистра 12заносится обратный код числа г и добавляется единица в младший разряд счетчика 19. При поступлении напервый вход пересчетного блока 8В-тактовых импульсов, на выхоце формируется М/г импульсов переполнения,т,е, на входы блока суммирования 1управляющие импульсы поступают в граз чаще, чем на входы блока суммирования 14,Предлагаемое устройство работаетв соответствии с формуламих;, =х, 2 х,;(1)Уп -Уп +где х, - текугее значение аргументав первом блоке 1 суммирования;Е=з 1 дпх-х,) - знак разности междуаналоговым значением входной величины х и текущим цифровым значениемх вырабатываемый блоком 3 сравнения;Е =з 1 уп,г) - знак показателя степенизаписываемый в триггер 13 знака;у, - текущее значение функции1 и х в реверсивном счетчике7у" - текущее значение функции,г 1 п х, которая реализуется в устройстве с помощьюпересчетного блока 8, нозначение которой в устройстве не представлено;у, - текупее значение функциихг в блоке 14 суммирования,Выражение у+ =у,112 ) реализуется в устройстве на основании того, что блок 14 работает в г раз чаще чем блок 1, что соответствует возведению х в степень г, Суперпозиция знаков С и с г реализуется дешифратором 11, при этом учитывается, что к значению функции Е г 1 п х на каждом такте работы должно прибавляться или вычитаться г единиц младшего разряда со знаком Е с .что соответствует приближению функции. г 1 п ,1 ф Е 2 " ) первым членом ее разложения в ряд Тейлора. Синхронно с этой неявной операцией и выполняется операция у, =у (1 6 2 ).г1.1что достигается применением пере- счетного блока 8, регистра 12 показателя степени и триггера 13 знака. При этом оценка методической погрешности по аргументу на один такт работы блока 1 составляет:у .- -2" а по функции 127077 бвенно, выходы которого являются первыми выходными шинами, а третий вход объединен с третьим входом первогоаф 1 - 2"Работа предлагаемого устройства может быть проиллюстрирована на примере вычисления, например, функции у=х в следящем режиме, при разрядт 1 О ности в устройстве п=4.Ф о р м у л а и э о б р е т е н и я1. Функциональный аналого-цифровой преобразователь, содержащий реверсивный счетчик, два блока суммирования, четыре элемента И, цифроаналоговый преобразователь и блок сравнения, первый вход которого является входной шиной, второй вход соединен с выходом цифроаналогового преобразователя, а первый и второй выходы соединены с первыми входами первого и второго элементов И соответственно, выходы которых соединены с первым и вторым входами реверсивного счетчика соответственно, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в преобразо- ЗО ватель введены триггер знака, регистр показателя степени, дешифратор, пересчетный блок, генератор тактовых импульсов, выход которого соединен с первыми входами третьего и четвер- З 5 того элементов И и через пересчетный блок со вторыми входами первого и второго элементов И, выходы которых соединены с первым и вторым входами первого блока суммирования соответственно, а первые входы объединены с первым и вторым входами дешифратора соответственно, третьи входы которого соединены с выходами триггера знака, вход которого является второй 45 входной шиной, первый и второй выходы дешифратора соединены со вторыми ,входами третьего и четвертого элементов И соответственно, выходы которых подключены к первому и второму входам 50 второго блока суммирования соответстблока суммирования и является третьей входной шиной, выходы первого блока суммирования соединены с выходами цифроаналогового преобразователя, вход регистра показателя степени является четвертой входной шиной, а выходы соединены со вторыми входами пересчетного блока.2. Преобразователь по п, 1, о тл и ч а ю щ и й с я тем, что блоки суммирования выполнены на 1,2 п+2)-разрядном сумматоре, группе элементов ИЛИ, двух группах элементов И, первая группа выходов сумматора является выходами блока суммирования и соединена с первыми входами первой группы элементов И, выходы которой подключены к первым входам группы элементов ИЛИ, выходы которой соединены с группой входов сумматора, вторая группа выходов сумматора соединена с первыми входами второй группы элементов И, выходы которой подключены ко вторым входам группы элементов ИЛИ, первым и вторым входами блока суммирования являются вторые входы первой и второй групп элементов И соответственно, второй вход второй группы элементов И объединен со вторым входом сумматора, третий вход которого является третьим входом блока суммирования.3. Преобразователь по п. 2, о т л и ч а ю щ и й с я тем, что перев счетный блок выполнен на счетчике импульсов, группе элементов И и элементе ИЛИ, первый вход которого соединен с выходом счетчика импульсов и является выходом пересчетного блока, второй вход является входом начальной установки, а выход соединен с первымив входами счетчика и группы элементов И, вторые входы последней являются вторыми входами пересчетного блока, а выходы соединены со вторыми вхрдами счетчика импульсов, третий вход которого является первым входом пересчетного блока.1270776 Фб ВыхИы Юлак мнФернпццонкыВ ЬиВатржеоюо ю 7 едактор Ю. Сер одписн ета СС т 4/ аб. енно-полиграфическое предприятие, г. Ужгород, ул . Проектн роизво аказ 6245/52ВНИИПИ Госудпо делам113035, Москва Составитель И. Романова Техред И.Верес Корректор А О Тираж 671ственного комиобретений и оЖ, Раушска