Патенты с меткой «счисления»

Номер патента: 883903

Опубликовано: 23.11.1981

Авторы: Гварамия, Себуа, Хацкевич, Чачанашвили

МПК: G06F 7/72

Метки: классах, остаточных, представленных, системе, суммирования, счисления, чисел

...подключены к выходам суммирующей матрицы, вторые входы соединены с выходами первого и второго регистров и входами значения соответствующего модуля устройства соответственно, авыходы подключены ко входам элемента ИЛИ, выход которого подключен куправляющим входам элементов И первойи второй групп, вторые входы которыхсоединены со входами соответствующейконстанты устройства и с выходамисуммирующей матрицы соответственно,выходы элементов И первой и второйгрупп соединены со вторыми входамиэлементов ИЛИ соответствующих групп.На фиг.1 показана блок-схема уст"ройства для суммирования; на фиг.2схема суммирующего блока для одногооснования,Устройство содержит п разрядов 1(блоков сложения по модулям Р РРР), каждый из которых состоит из элементов И 2...

Номер патента: 924698

Опубликовано: 30.04.1982

Авторы: Телековец, Ширванян

МПК: G06F 7/49

Метки: избыточной, системе, сложения, счисления

...разряда аргумента а Полученный реэуПол ченный результат подтверждает (или Ь ). Первый и восьмой инфор- правильную работу устрКф 1Таким об азом, введение блока. мационные входы мультиплексора 13 . Таким обр , д седьмой информационные входы - с элементов И, ИЛИ, ЮЦЕ соединены с шиной 14 ф 1 ф, третий иФормирования переноса, логических шивой 15 0. На второй и четвертый позволяет упростить устройство, таккак отс тствуют реверсивный счетчикато а схема выработки отри- .информационные входы мультиплексора как отсутствуют ре рс 13 подается значение (К+1)-го (знако и шифратор, а ыр вого) разряда аргумента Ь (или а),. цательного рательного переноса значительно упроа на пятый и шестой информационййе Жена. В начальном состоянии регистр б...

Номер патента: 960793

Опубликовано: 23.09.1982

Авторы: Иваськив, Погребинский, Харам

МПК: G06F 5/02

Метки: другую, кода, одной, позиционной, системы, счисления

...сброса блока 31 местного управления, входы 38 - 40 соединяют выход "Меньше" схемы 29 сравнения соответственно с управляющим входом регистра 27, управляющим ,входом счетчика 30, входом пуска блока 31 местного управления, вход 41 подготовки цикла блока 31 местного управления соединен с выходом "Больше или равно" схемы 29 сравнения, вход 42, сброса сумматора 28 соединен с выходом сброса блока 31 местного управления, выход 43 пуска блока 31 местного управления соединен с входом опроса схемы 29 сравнения.формирователь 2 эквивалента входного кода работает следующим образом.В начальном состоянии работы формирователя в регистре 27 находится код младшего разряда регистра 1 преобразуемого числа. ОДноразрядный сумматор 28 и счетчик 30 находятся в...

Номер патента: 966894

Опубликовано: 15.10.1982

Авторы: Мяснов, Смирнов

МПК: H03K 13/24

Метки: другую, кодов, одной, системы, счисления, чисел

...5 инверсныйуправляющий вход которого соединен совторым входом элемента И 15 и первым входом элемента И 17, второйвход которого подключен к нулевомувыходу. триггера 10, а выход - ковторому входу элемента ИЛИ 14, выходкоторого соединен со счетнымвходом входного счетчика 9, а третийвход подключен к выходу ключа 7, прямой управляющий вход которого соединен с выходом элемента И 15,Преобразователь кодов чисел изодной системы счисления в другую ра+ботает следующим образом,В исходном состоянии триггер 10находится в состоянии логическогонуля, При этом элементы И 13 и 15закрыты, а элемент И 17 открыт.Преобразуемый последовательный единичный код поступает на информационнуювходную шину 2 а затем Через блок 1ввода передается в счетчик 3....

Номер патента: 968807

Опубликовано: 23.10.1982

Автор: Аристов

МПК: G06F 7/49

Метки: двоичной, избыточной, последовательное, системе, сложения, счисления

...соединены соответственно с выходами второгои третьего элементов НЕ и входом первого элемента НЕ, входы восьмого элемента. И соединены соответственно с выходами первого элемента .И, третьегоэлемента НЕ и четвертым входом блока,входы девятого элемента И соединены сответственно с выходами второго элемента НЕ, второго элемента И и первым вхдом элемента НЕРАВНОЗНАЧНОСТЬ, входы десятого элемента И соединены соответственно с выходами первого и второгэлементов И и вторым входом элементаНЕРАВНОЗНАЧНОСТЬ, выходы элементоИ с третьего по шестой соединены с входами первого элемента ИЛИ, выход которого соединен с первым выходом блокаформирования отрицательной суммы и положительного переноса, второй выход которого соединен с выходом второго элемента...

Номер патента: 997032

Опубликовано: 15.02.1983

Автор: Телековец

МПК: G06F 7/49

Метки: двоичной, избыточной, системе, сложения, счисления

...первого и второго элементов НЕ 13 и 14 и подключены к выходам соответственно первого и второго элементов ИЛИ 3 и 8. Прямые ныходы первого и второго О-триггеров 9 и 10 подключены к третьим входам соответственно второго и первого элементов 2 И-ИЛИ 11 и 12, четвертые входы которых соединены с выходами соответственно первого и второго элементов НЕ 13 и 14, а выходы соединены с выходными шинами 15 и 16 результата устройства.Любое число А в двоичной избыточной системе счисления с цифрами 1,0, 1 можно передавать по двум шинам А+ и А" в виде последовательности двухразрядных двоичных чисел.При сложении только положительных чисел слагаемые поступают в устройство по шинам 1 и 2 положительных значений, а при сложении .только отрицательных чисел...

Номер патента: 1003073

Опубликовано: 07.03.1983

Авторы: Шпильберг, Яворовский

МПК: G06F 7/49

Метки: алгебраического, двоичной, избыточной, системе, сложения, счисления

...состоит в ал-Я гебраическом преобразовании трех слагаемых в два на одноразрядном двоичном сумматоре,1. Оставшееся четвертое слагаемое, слагаемое, полученное на выходах суммы блока 1, и слагаепоследующего разряда, выход суммы одноразрядного двоичного сумматора второго каскада данного разряда и выход переноса одноразрядного двоичного сумматора второго каскада преды. дущего разряда являются выходами дан. ного разряда устройства.На чертеже изображена функциональ. ная схема устройства.Устройство содержит блоки формирования суммы и переноса первого и второго каскадов, выполненные соответственно на одноразрядных двоичных сумматорах первого и второго каскадов 1 и 2. Входы первого, второго слагаемых и переноса блока 1 подключены соответственно...

Номер патента: 1003074

Опубликовано: 07.03.1983

Автор: Рвачев

МПК: G06F 7/49

Метки: алгебраического, знакоразрядной, параллельного, системе, сложения, счисления

...си ными одно в 2-ЗРС 1 ного резу табл, 2,а 2 бли 2 знакоразрядйогорму раббтает о т налы преобразуются неполазрядными полусумматорами в сигналы 5 окончателььтата в соответствии с При этом комбинации сигналов 6.1 и д., соответствующие заштрихованным клеткам табл, 2, возникнуть не могут.На Фиг. 2 показаны четыре блока преобразователя знакоразрядного кода к аддитивной форме, состоящегоиз и однотипных блоков и работающего в соответствии с приведенным алгоритмом. 1-й блок.преобразователя содержит два блока сравнения 11 и 12, элемент НЕ 13, два элемента И 14 и15, элемент ИЛИ 16, сумматор по мо дулю 2 17 и неполный одноразрядный п лусумматор в 2-ЗРС 18, первый и в орой выходы которого соответственно подключены к сединам цифры и знака выхода...

Номер патента: 1008729

Опубликовано: 30.03.1983

Авторы: Болтков, Хлевной, Червяков

МПК: G06F 5/02

Метки: классов, остаточных, порционной, преобразования, систему, системы, счисления, чисел

...является выходом уст-.ройства, входы преобразователей степенейоснования позиционной системы в систему остаточных классов являются входамитепеней устройства, о т л и ч а юе е с я тем, что, с целью уменьшениибьема оборудования, выход : -го (О, 1, , К/щ) преобразователя сте деней основания. позиционной системы в Еистему остаточных классов подключенвторым входам (т, +5 01 )-го блокамножения по модулю Р (1 = 0 1 э-С5 10087Устройство работает следующим образом. Число Х, подлежащее преобразованию,в позиционном коде подается по .шинам 1и 5, причем по шинам 1 подаются значе-.ния разрядов преобразуемого числа, а пошинам 8 - значения степеней основания.При считывании информации разряды 8 -ичного числа поступают на блоки 3, где 1 Опроисходит...

Номер патента: 1015371

Опубликовано: 30.04.1983

Автор: Аристов

МПК: G06F 7/49

Метки: вычитания, двоичной, избыточной, системе, сложения, счисления

...входы каждого элемента ИЛИ соединены с выходами элементов И соответствующей группы, а выходы - с соответствующими выходами блока, входы элементов НЕ подключены к соответствующим информационным входам блока, вход первого элемента НЕ соединен с первыми входами первых элементов И первой и.второй групп, выход первого элемента НЕ соединен с первыми входами второго и третьего элементов И первой группы, первые входы второго и третьего элементов И второй группы соединены с первым и вторым управляющими входами блока соответственно, первые входы четвертых элементов И первой и второй групп подключены к входу первого элемента НЕ, выход второго элемента НЕ соединен с вторыми входами первых и третьих элементов И первой и второй групп, вторые...

Номер патента: 1015382

Опубликовано: 30.04.1983

Автор: Коляда

МПК: G06F 7/72

Метки: непозиционной, системе, счисления, умножения, чисел

...регистра переносов и первогорегистра делителя соединены с первойшиной тактовых импульсов устройства,тактовые входы седьмого, девятого,десятого, одиннадцатого и двенадцатого триггеров, второго регистра сомножителя второго регистра частичного результата, второго регистра делимогои второго управляоего триггера соединены с второй шиной тактовых импульсов устройства 2 1.Недостаток устройства - ограниченная область применения, связанная сневозможностью обработки комплексныхчисел,Цель изобретения - расширение области применения,Поставленная цель достигается тем,что устройство для умножения чиселв непозиционной системе счисления, содержащее группу из (0+1) входных регистров (Ь - число рабочих основанийсистемы остаточных классов - СОК...

Номер патента: 1040485

Опубликовано: 07.09.1983

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: восьмеричной, избыточной, системе, сложения, счисления

...12 соединен с третьим.входом блока 11, выход знака блока11 соединен с входом 14 триггера зцака, выходы счетчика триггера знакаобразуют группу выходов 15 результата устройства, выходы переноса 16 и17 блока 11 являются выходами перено-,са в старший восьмеричный разряд устройства, входы переноса 9 и 10 подключены к входам переноса счетчика 13.Входы 18 и 19 являются первым ивторым входами синхронизации устройства.Устройство работает следующим образом,Восьмеричная цифра представляетсячетырьмя двоичными разрядами тризначащих и один знаковый,1040485 При представлении чисел может быть использовано основное и вспомогательное кодирование. При основноМ кодировании используются следующие цифры.+3 010,0 25 Выполнение операции суммированиятребует двух...

Номер патента: 1042011

Опубликовано: 15.09.1983

Автор: Телековец

МПК: G06F 7/49

Метки: двоичной, избыточной, системе, сумматор, счисления

...И-НЕ подключены к выходу седьмого элемента И-НЕ и к второму 65 Ч-входу первого РЧ-триггера, прямойвыход суммы которого подключен кпервому К-входу первого КЯ-триггераи к седьмым входам первого и второгоэлементов И-НЕ, восьмые входы которых соединены с прямым выходом переноса первого РУ-триггера, выходдевятого элемента И-НЕ соединен стретьим входом второго элемента И-НЕ,выходы лервого и второго, элементовИ-НЕ подключены соотнетственно к пер.ному и второму Я-входам первогоКЯ-триггера, второй К-вход которогосоединен с выходом третьего блока фор.мирования результата, выход десятогоэлемента И-НЕ соединен с первымЧ-нходом второго РУ-триггера, с третьим входом четвертого и с пятымвходом пятого элементов(И-ЙЕ, выходвосьмого элемента И-НЕ...

Номер патента: 1067498

Опубликовано: 15.01.1984

Авторы: Иваськив, Погребинский, Харам

МПК: G06F 7/49

Метки: избыточной, позиционной, системе, счисления, умножения

...которого соединен с первым входом второго элемента ИЛИ блока управления, выход которого соединен с управляющим входом узла выдачи разряда и входом третьего .элемента задержки блока управления, выход которого соединен с первым входом четвертого элемента И блока управления и через четвертый элемент задержки блока управления подключен к первым входам пятого и шестого элементов И блока управления, первый и второй выходы третьей схемы сравнения соединены с вторыми входами шестого и пятого элементов И блока управления соответственно, выход пятого элемента И блока управления соединен с первым входом управления чтением регистра множимого и через пятый элемент задержки блока управления подключен к информационным входам счетчика тактов й счетчика...

Номер патента: 1097994

Опубликовано: 15.06.1984

Автор: Березкин

МПК: G06F 5/02

Метки: варианты, двоичного, код, кода, основанием, отрицательным, преобразования, системы, счисления

...код системы счисления с отрицательным основанием но первому вар анту (фиг, 1) содержит одноразрядный сумматор 1, элемент И 2, элементы задержки 3, 4 и узел тактирования 5, Информационный вход 6 устройства соединен с первым входом сумматора 1, выход суммы которого подключен к выходу 7 устройства и первому входу элемента И 2, выход которого соединен со входом элемента задержки 3. Выход переноса сумматора 1 подключен ко входу элемента задержки 4. Выходы элементов задержки 3 и 4 соединены со вторым и третьим входами сумматора 1 соответственно. Знаковый вход 8 устройства подключен к управляющему входу узла 5, информационный вход которого соединен с тактовым входом 9 устройства, а выход - со вторым входом элемента И 2.Устройство для...

Номер патента: 1124286

Опубликовано: 15.11.1984

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточной, системе, счисления, умножения

..."ЗО тетрада блока инверсии.Устройство содержит регистр 1,вход 2 первого операнда, блок 3 удвоения кода, коммутатор 4, блок 5 инверсии, накапливающий сумматор 6,35 регистр 7, вход 8 второго операнда элемент ИЛИ 9, элемент И 10, элементНЕ 11, элементы И 12, 13, элементНЕ 14, элемент И 15, элемент НЕ 16,е входы 17-19 выходы 20 и 4 О21.Тетрада блока 3 удвоения кода содержит элементы И 22-31, элементы ИЛИ 32-37, элементы НЕ 38.-4 1.Тетрада блока 5 инверсии содержит 45элементы И 42-49, элементы ИЛИ 50-53, элементы НЕ 54-58.Информационный вход регистра 1соединен с входом 2 устройства, выходы его разрядов соединены с входами 50 блока 3 и коммутатора 4. Выход коммутатора 4 через блок 5 соединен с входом накапливающего сумматора 6.Выход...

Номер патента: 1125621

Опубликовано: 23.11.1984

Авторы: Иванов, Хлевной, Швецов

МПК: G06F 5/02

Метки: двоичной, классов, остаточных, систему, системы, счисления, числа

...младших разрядов входного регистра соединены соответственно с входами первой 1 группы сумматора по модулю, входывторой группы которого соединены соответственно с выходами шифратора,информационный и управляющий входыкоторого соединены соответственно свыходом счетчика и выходом старшегоразряда входного регистра, тактовыйвход которого соединей с входом счет/чика и выходом элемента задержки,вход которого соединен с тактовымвходом сумматора по модулю и тактовымвходом преобразователя, вход начальной установки которого соединен свходами начальной установки счетчикаи сумматора по модулю.На чертеже представлена схема пре.обраэователя числа из двоичной системы счисления в систему остаточныхклассов,Преобразователь числа из двоичнойсистемы...

Номер патента: 1140114

Опубликовано: 15.02.1985

Авторы: Ахременко, Бык, Коляда, Ревинский

МПК: G06F 7/49

Метки: масштабирования, остаточной, системе, счисления, чисел

...конца итерации, блок конца деления, сумматор, блоки умножения и вычитания, блок анализа произведения, блок режима работы сумматора и шины позиционных признаков делимого и делителя, соединенные соответствующими связями 13.Недостатком данного устройства является низкое быстродействие. 30Цель изобретения - расширение области применения путем использованиянабора различных масштабов.Поставленная цель достигаетсятем, что в устройство для масштабирования чисел в остаточной системесчисления, содержащее входной регистр, выходной регистр, 1 блоковхранения констант (1 - число модулей системы счисления), 1 блоков4 О суммирования вычетов по модулям иблок суммирования вычетов по вспомогательному модулю, причем входывходного и выходы выходного...

Номер патента: 1160399

Опубликовано: 07.06.1985

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточной, системе, счисления, умножения, четверичной

...входов первого одноразрядного четверичного регистрасумматора в четверичной системесчисления, а вторая группа выходовК-го табличного формирователя про .изведений соединена с второй группойинформационных входов р -го одноразрядного четверичного комбинационного сумматора в четверичной системесчисления, первая группа выходовИ-го табличного формирователя произведений соединена с второй группойинформационных входов и -го одноразрядного четверичного.комбинационно-.го сумматора в.четверичной системе 35счисления, группа выходов 9+1)-гоодноразрядного четверичного комбинационного сумматора в четверичнойсистеме счисления соединена с группой входов младшего разряда регистрамножителя, группы выходов разрядовкоторого соединены с перввм...

Номер патента: 1188731

Опубликовано: 30.10.1985

Авторы: Евстигнеев, Евстигнеева

МПК: G06F 7/49

Метки: избыточной, разрядных, системе, сложения, счисления, чисел

...Устройство по п. 1, отличающееся тем, что формирователь сигналов переноса содержит первый и второй дешифраторы кода системы остаточных классов в код Один из й (где Я=ПР;), первый и вточрой элементы ИЛИ, первый и второй элементы НЕ и элемент И, причем входы первого и второго дешифратора, с первого по к-й (где к=ХР;), соединены с соответствующими входами формирователя сигналов переноса, а выходы подключены соответветственно к входам первого и второго элементов ИЛИ, выходы которых соединены соответственно с первым и третьим выходами формирователя сигналов переноса и с входами первого и второго элементов НЕ, выходы которых соединены с входами элемента И, выход которого подключен к второму выходу формирователя сигналов переноса. 2жит...

Номер патента: 1200279

Опубликовано: 23.12.1985

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточной, системе, сложения, счисления

...суммы; нафиг,3 - функциональная схема блокаформирования переносов,Каждый разряд устройства содержит двоичный сумматор 1, блок 2формирования суммы, блок 3 формирования переносов 3элемент И 4,информационные входы 5 у 6 соответствующего разряда первого операнда (ххг)знаковый вход 7 соответствующего разряда первого операнда (хз), информационные входы 8и 9 соответствующего разряда втоответственно с входами с второгопо седьмой блока формирования переносов, выход первого элемента НЕсоединен с первыми входами первогои второго элементов И, вторые входикоторых соединены с выходом второгоэлемента НЕ, а третьи входы - соответственно с восьмым и первым входами блока формирования переносов,входы третьего элемента И подключены к входам первого и...

Номер патента: 1206771

Опубликовано: 23.01.1986

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: восьмеричной, избыточной, системе, сложения, счисления

...разрядов второгослагаемого (вычитаемого) соответственно. Элемент ИЛИ 36 и элементы И 26-28 формируют знаковый разряд второго числа после присвоения,де у , у , у , у, - восьмеричныйразряд, поступающий на входы 5-8соответственно.Аналогично элемент ИЛИ 37, элементы И 29 и 30 формируют третийразряд23 уэ СЛОУ В 4Элемент ИЛИ 38 и элементы И 31и 32 - второй разрядК,=у, СЛу, В+.Элементы ИЛИ 39 и И 33 и 34 - первый разрядК=у. СЛчу ВЭлемент ИЛИ 40 и элемент И 35формируют сигнал перехода в старшийразрядП =(уч у чу )В,Устройство работает следующимобразом.На входы 1-4 поступает первыйоперанд, на входы 5-8 - второй.Если выполняется операция сложения,на выходе 9 сигнал "1", на выходе 10 - "0". Элементы И 26, 29, 31и 33 открываются и на входы...

Номер патента: 1229755

Опубликовано: 07.05.1986

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточной, системе, счисления, умножения

...1, Окончательно сформированный в ОУУ 1 первый разряд вчетвертом такте по сигналу 5, пода"ется на третий разрядный выход и пссигналу 11 через выходную шину записывается в регистр 11,В пятом такте в работу включается,ОУУ 1., на выходе которого сфорьюрован втсрой разряд и так далее до последнего одноразрядного узла умножения.Каждый новый разряд формируетсячерез два такта,В табличном умножителе 12 записана таблица умножения в избыточномчетверичном коде. На первом и втором выходах табличного умножителя 12формируется перенос П, в старшийразряд, который подается на первыйи второй информационные входы табличного сумматора 13, На третьем, четвертом и пятом выходах умножителя 12формируется сумма Я которая черезэлементы 14-16 задержки поступаетна...

Номер патента: 1238061

Опубликовано: 15.06.1986

Авторы: Аристов, Зарановский, Попков

МПК: G06F 7/49

Метки: вычитания, двоичной, избыточной, системе, сложения, счисления

...отрицательной суммы, первый вход которого соединен с первым входом блока формирования положительного переноса и с входом инверсного значения положительного первого опе ранда устройства, вход прямого значения положительного первого операнда устройства. соединен с вторым входом блока формирования отрицательнойсуммы, вход прямого значения отрицательного первого операнда устройства соединен с первыми входами блокаформирования отрицательного переноса и блока формирования положительной суммы, второй вход блока формирования положительной суммы соединенс входом инверсного значения отрицательного первого операнда устройства,второй вход блока формирования отрицательного переноса и тратий входблока формирования положительной суммы соединен с...

Номер патента: 1244665

Опубликовано: 15.07.1986

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: вычислительное, модулярной, системе, счисления

...25,1++1, , 25.К. В результате чего в нихв соответствии сформируется модулярный код интервального номера ИЕ(А).По сигналу выдачи кода, поступающемулс входа 8, цифра Ке, с выхода соответствующего счетчика 25 подается1 О 15 20 30 Э 5 40 50 55 7 1244 б 32. 1, ,32.К формируется модульный код числителя искомой дроби, который с выходов сумматоров передается в выходные регистры 33,1,33.К. Полученный модулярный код снимается с выходов 34,134.К устройства и на этом операции умножения дробей завершаются. Формула изобретения Вычислительное устройство в модулярной системе счисления, содержит группу регистров первого операнда, две группы блоков суммирования вычетов,блок суммирования вычетов интервального индекса, первую группу вспомогательных...

Номер патента: 1252773

Опубликовано: 23.08.1986

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: запоминанием, избыточной, переноса, системе, счисления, умножения

...Б, + Бгг, на вход регистра 27 - сумма Б, + Бцг, на вход регистра 28 - величина Б+ П, и ца вход регистра 29 поступает О+П где Пц и П , - значения переносов иэ регистров 1 и 1 2 соответственно. По сигналу, поступающему на вход 3, сформированные суммы и переносы записываются в указанные регистры, содержимое регистра 1 сдвигается.З-й, 4- и 5-й циклы выполняютсяаналогично циклу, 2. Старшие разрядыпроизведения, формирующиеся на вы -ходах сумматора 22 н циклах 3-5,записываются и регистр 16-й цикл. Па выходах регистра 1, соединенных с входами умножителей, нули. Поэтому умцожители 9 и 1 О генерируют нули. Переносы П, , П , Л1 О пропускаются на выходы суммы без изменения, и в сумматорах 17-22 переносы П, П, П, П . и П скла 75дынаются с ранее...

Номер патента: 1256015

Опубликовано: 07.09.1986

Авторы: Гыскэ, Каленик, Ротарь

МПК: G06F 7/49

Метки: десятичный, избыточной, системе, сумматор, счисления

...шаг алгоритма.При этом на выходах элементов ИЛИ21, 24-26 образуется четырехразрядный код величины Р - 10 Р Сложение этой величины с промежуточнойсуммой осуществляется в одноразрядных сумматорах 14-17.Входы и выход положительного иотрицательного переносов используются для связи между разрядами в параллельном многоразрядном десятичномзнакоразрядном сумматоре,Формула изобретенияДесятичный сумматор в избыточной системе счисления, содержащий в каждом разряде первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый одноразрядные сумматоры, элемент И-НЕ, пять элементов ИИ, шесть элементов И, причем первые и вторые информационные входы первого, второго, третьего, четвертого одноразрядных сумматоров являются входами...

Номер патента: 1256017

Опубликовано: 07.09.1986

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточной, системе, сложения, счисления

...комбинационныи сумматор 7. Последний формирует два бита неоткорректированной суммы и перенос. Старшие биты слагаемых со входов 5 и 6 поступают на входы блока 8 формирования результата. Два бита неоткорректированной суммы, задержанные в элементах 9 и 10 задержки, поступают на адресные входы А 1 и А 2 блока формирования результата. Эти же два бита через элемент И 11 поступают на вход элемента ИЛИ 12, Выход элемента ИЛИ 12 соединен с адресным входом АЗ постоянного запоминающего устройства. Старшие биты слагаемых со входов 5 и 6 поступают на адресные входы блока 8 формирования результата П = (А 4 У А 5) Л АЗ;П = А 4 l А 5 Ч АЗ Л (А 4 Ч А 5)Ф12560 17 формула изобретения Составитель М.ЕсенинаТехред Л. СердюковаКорректор С.Шекмар...

Номер патента: 1273919

Опубликовано: 30.11.1986

Автор: Гришко

МПК: G06F 7/50

Метки: двоично-десятичной, двоичной, системе, сложения, счисления

...системе счисления, содержащее первый и второй триггеры знаков, узел сравнения ЗО знаков, первый, второй и третий элементы ИЛИ первой группы, первый, второй, третий элементы И первой группы, первый элемент НЕ первой группы, перВую группу из ДВух дешифратороВ 35 нуля, причем первые входы первого и второго триггеров знака соединены с первыми разрядами знаков соответственно первого и второго операндов устройства, первый и второй входы узла сравнения знаков соединены с первыми выходами соответственно первого и второго триггеров знака, первый, второй, третий входы первого элемента ИЛИ первой группы соединены 5 соответственно с выходами первого, второго, третьего элементов И первой группы, отличающееся тем, что, с целью увеличения...

Номер патента: 1280625

Опубликовано: 30.12.1986

Автор: Коляда

МПК: G06F 7/72

Метки: комплексных, модулярной, системе, счисления, умножения, чисел

...поступает во второй входной регистр 8, а в элемент 13 задержки через вход 4 устройства передается номер 1 комплексной константы, после этого начинается первый такт операции умножения комплексных чисел. На первом такте цифра с с 1-говыхода регистра 7 подается на 1-йинформационный вход первой группыблока 9, 1-й вход блока 11 вычисленияинтервального индекса, а также намладшие разряды адресного входа блока10.1 (1 Ф 1) памяти; цифра,(" с -говыхода регистра 8 подается на 1-евходы блока 5 формирования дополнительного кода, блока 12 вычисленияинтервального индекса, а также наследующие разряды адресного входаблока 10.1 (111) памяти, а номер 1константы с первого выхода элемента13 задержки поступает на старшие разряды адресного входа блоков...