Процессор с микропрограммным управлением

.Ф.Силина, И.Е 24 В 42А.А,Гитович,узнецов, Г,В.ЛВ.П.Носков,рова и В.П,Яро Бюл. ичЕ.КскийШкл Е кий (71) И ких пр (53) 6 . (56) 1 описан2 Мапце 1 топ,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРпО делАм изОБРетений и ОпРьтий ПИСАНИЕ АВТОРСКОМУ СВ нститут социально-.экономичеоблем АН СССР81.32 (088.8)ЭВМ "Мир". Техническоеие, М., 1973.Рге 11 щтпагу, К 011-Е РгосеааРтдт 1 а 1 Е 8 цхршеп 1 Согрога1976, р. 43 (прототип).(54)(57) 1. ПРОЦЕССОР С МИКРОПРОГРАММНЫМ УПРАВЛЕНИЕМ, содержащий регистр команд, регистр состояний и операционное устройство, первая группа информационных входов которого подключена к выходу информационной магистрали, устройство микропрограммного управления, первая группа выходов которого подключена к входам занесения регистра команд и регистра состояний, первая группа информационных входов которого подключена к выходу признаков операционного устройства, группа информационных выходов которого подключена к входу информационной магистрали, о т л и ч а ю щ и й с я тем, что, с целью сокращения оборудования, он содержит адресный коммутатор, коммутатор ветвлений и операционный коммутатор, группа входов/выходовустройства микропрограммного управления подключена к входу/выходу информационной магистрали, вторая группа выходов устройства микропрограммного управления подключена , к первым группам информационных входов коммутатора ветвлений и адресного коммутатора, третья группа выходов - к первой группе информацион 8011 4 А ных входов операционного коммутатора, вторая группа информационныхвходов которого соединена с второйгруппой информационных входов коммутатора ветвлений и подключена к первой группе выходов регистра команд,1-ая (1 = 1п);(и - число операдов в команде), группа информационн выходов которого подключена соответственно к т-й группе информационных входов адресного коммутатора,группа выходов которого подключена квторой группе информационных входовоперационного устройства, вход кодаопераций которого подключен к первому управляющему входу информационной магистрали и к группе информационных выходов операционного коммутатора, группа управляющих входовкоторого и группа управляющих входовадресного коммутатора соединены соответственно с четвертой группой выходов устройства микропрограммногоуправления, вход которого подключенк выходу коммутатора ветвлений, третья группа информационных входов ко.тооого соединена с первой группойвыходов регистра состояний, втораягруппа выходов которого подключенак входу информационной магистрали,вторая группа информационных входов регистра состояний соединена свыходом информационной магистрали,выход старшего разряда операционного коммутатора подключен к управляющему входу регистра состояний, группа управляющих выходов регистра команд подключена к группе управляющих входов коммутатора ветвлений,пятая группа выходов устройства микропрограммного управления подключена соответственно к группе управляющих входов регистра команд, информационные вход/выход которого подключен к входу/выходу информационноймагистрали, первая группа выходовустройства микропрограммного управ 1611242981510 остальные разряды эанесется код "00000"). После выборки содержимого из ПМК 69, соответствующего этому адресу, в регистре 70 оказывается следующая микрокоманда: 111101010100101,Так как это есть микрокоманда передачи управления, то сигнал со второго выхода дешифратора 67 открывает группы 64, 65 элементов И и элемент И 75, в результате чего на магистрали 4 оказывается код 010100101000000, который однако не заносится в магистральный регистр 79. Одновременно содержимое разрядов 12 - 9 поступает с группы выходов 17 устройства 5 микропрограммно го управления на группу входов коммутатора 7 ветвлений (код "1101"). Осуществляется выборка элемента И в группе 20, связанного другим своим входом с входом 32. В результате на выходе этого элемента формируется сигнал, который через элемент ИЛИ 24 и выход 33 поступает на другой вход элемента И 75, Формируя сигнал на его выходе, Этот сигнал через элемент ИЛИ 76 открывает группу бб элементов И, через элемент НЕ 77 блокирует работу элемента И 74 и по первому управляющему входу поступает в счетчик 68 адреса, При этом 4 старших разряда кода с магистрали 4 (код 30 "0101") занесутся в младшие разряды счетчика 68, а разряды 11 - 7 кода с магистрали 4 код "00101") - в старшие разряды счетчика 68 адреса. В результате в последний занесется код 35 001010101, т.е. выборка следующей микрокоманды будет производиться по адресу 125 адреса восьмеричные ), где расположена сама микропрограмма интерпретации. Такое расположение 4 О микропрограмм в ПМК 69 в начальных адресах памяти хранится таблица адресов начала всех микропрограмм, реализующих выполнение операций) позволяет упростить кодирование команд и, в конечном итоге, может привести к экономии оборудования.После выборки содержимого из ПМК 69 в регистре 70 оказывается микрокоманда 1 в скобках указан адрес в ПМК ) 5 О 100000000000000 (125).) Так.как это есть операционная микрокоманда с косвенным указанием адре-, са и микрооперации, то сигнал, образующийся на третьем выходе дешифратора 67, через выход 19 поступает на дешифратор 12 адресного коммутатора 6. Так как на группу 17 входов поступает содержимое разрядов 12 - 9 регистра 70 микрокоманд, а содержимое 9-го разряда есть "Оф, 60 то сигнал формируется на первом выходе дешифратора 12. Группа 9 элементов И открывается и содержимое операндного счетчика 51 (код "0100"1 через шины 15, группу 9 элементов И, 65 группу 13 элементов ИЛИ и группу 14выходов задает адрес ячейки СОП 61операционного устройства 3.Одновременно сигнал с выхода 19устройства 5 микропрограммного управления поступает на вход операционного коммутатора 8, запуская дешифратор 34. На группу входов 26 поступает код "0010" (содержимое разрядов 11 - 8 регистра 1 команд), нагруппу входов 37 - содержимое девяти младших разрядов регистра 70 микрокоманд, причем в двух младшихразрядах содержится код "00", В результате на вход преобразователя 34поступает код 001000, выбирая "нулевое" слово во втором словаре микроопераций. Пусть оно содержит код000000001, старший разряд которогочерез выход 38 блокирует занесениев регистр 2 состояний. Восемь младших разрядов кода через группу 39выходов поступают на входы операционного устройства 3, в результате чего содержимое четвертой ячейки СОП 61занесется в магистральный регистр 79Кроме этого,по второму такту генератор 71 Формирует импульс, который через элемент И 74 поступает навторой управляющий вход счетчика 68,адреса, увеличивая его содержимоена "1". После выборки содержимогоПМК 69 в регистре 70 оказывается очередная микрокоманда: 100000000001001126). Это тоже .операционная микрокоманда с косвенным указанием адреса и микрооперации Так как содержимое 3-го разряда есть "1", то на выходе элемента И 73 устройства 5 микропрограммного управления Формируется сигнал, который через вход 58уменьшит на "1" содержимое счетчика 52. Адресный коммутатор б будетфункционировать аналогично описанному.Операционный коммутатор 8 будетфункционировать также аналогичноописанному, но на вход преобразователя 34 поступит код 001001, выбирая первое слово во втором словаремикроопераций. Пусть оно содержиткод 001001010, в результате выполнения которого содержимое регистра 2состояний не изменится, а содержимое магистрального регистра 79 через АЛБ 59 поступит на сдвигатель 60, сдвинется в нем на один разряд влево, а затем запишется в четвертую ячейку СОП 61,Затем в регистре 70 окажется новая микрокоманда: 111100010100101)1127 ), Так как это есть микрокоманда передачи управления, то содержимое разрядов 12 - 9 (код "1100") пошинам 17 поступит в коммутатор 7ветвлений, При этом анализируетсявход 31, а так как содержимое счетчика 52 не равно нулю (равно четы4:рем ), то на выходе 33 возникает сигнал. В результате в счетчик 68 адреса заносится код 001010101, такчто выборка следующей микрокомандыбудет осуществляться по адресу 125произошла передача управления.5Этот цикл из трех микрокомандбудет повторяться до тех пор, покасодержимое счетчика 52 не станетравным нулю, т,е. еще 4 раза. В последний раэ при выполнении микроко Оманды передачи управления сигнал навыходе 33 не образуется, передачиуправления по адресу 125 не происходит и выбирается следующая микрокоманда. 15После выборки содержимого ПМК 69в регистре 70 сказывается очереднаямикрокоманда 100000000000000 (130).Эта операционная микрокоманда с косвенным указанием адреса и микрооперации рассматривалась выше (она записана по адресу 125 ), в результатеее выполнения содержимое четвертойячейки СОЧ 61 заносится в магистральный регистр 79.Затем в регистре 70 оказываетсяновая микрокоманда 100000000000010(131). Это есть операционная микрокоманда с косвенным указанием адреса и микрооперации, так что процессор Функционирует аналогично рассмотренному ранее. При этом на адресные входы СОП 61, как и ранее,поступает код адреса четвертой ячейки, но на вход преобразователя 34поступит код 001010, выбирая второеслово во втором словаре микроопераций. Пусть оно содержит код100101110,В результате его выполнения в операционном устройстве 3 содержимое 40магистрального регистра 79 черезАЛБ 59 и сдвигатель 60 без измененийзапишется в четвертую ячейку СОП 61.Особенностью данного кода являетсяналичие "1 ф в 9-ом разряде, вследствие чего сигнал с выхода 38 операционного коммутатора 8 поступит навход регистра 2 состояний, разрешаязанесение кода состояний в последний.Код состояний формируется в АЛБ 59при выполнении каких-либо микроопераций. Пусть имеется 4 признака состояний: ы, - перенос из 4-го разряда,а - перенос из 8-го разряда, иперенос из 16-го разряда, о- равенство нулю кода на сумматоре.Пусть также после пятикратногосдвига влево содержимое четвертойячейки СОП 61 стало равным нулю, Тогда АЛБ 59 сформирует признак ь= 1,так что код "1000" по шинам 47 и череэ группу 42 элементов И и группу.41 элементов ИЛИ эанесется в регистр 40,Таким образом, набор иэ пяти микрокоманд, размещенных в ПМК 69, практически реализовал рассматриваемую команду: содержимое четвертой ячейки СОП 61 сдвинуто влево на 5 разрядов, результат контроля на ноль- признак ш заслан в регистр 2 состояний..Далее выполняются действия по выборке следулцей команды из управляющей памяти (на фиг,1 не показана), Для этого можно воспользоваться, например, двумя информационными микрокомандами: по первой - увеличить счетчик адреса памяти на "1", по второй - выбрать содержимое соответствующей ячейки памяти и занести его в магистральный регистр 79. Затем можно начать выполнение новой команды, заключающееся в исполнении заданной последовательности микро- команд.Если, например, следующей командой будет команда условного перехода по признаку о= 1, то выполнение такой команды будет заключаться в следующем, Пусть она имеет вид 0101111011110010, где 10 младших разрядов означают адрес перехода (1362),а шесть старших - код операции. При выполнении первой информационной микрокоманды 00"000000000001 код команды заносится к регистр 1 команд, а 4 старших разряда - в счетчик 68 адреса в устройстве 5 микропрограммного управления. Следующая микрокоманда (безусловная передача) 111101111000010 (005 ) передает управление по адресу "56", Очередная микрокоманда 11000010100011 является микрокомандой условного переходаПри этом разряды 12 - 9 (код "0000") из устройства 5 микропрограммного управления поступают на группу 17 входов коммутатора 7 ветвлений, в результате чего проверяется косвенно задаваемой признак ветвлений, при этом на группу 27 входов поступает код состояний из регистра 2, (в данном случае код П 10000000", а на группу 26 входов - содержимое трех разрядов операционного регистра 50, соответствующее разрядам 12 10 команды. Пусть принята следующая кодировка признаков в дешифраторе 23:ц, - 000 , - 100и сощ ш+- 110011 , - 111На вход 26 поступает код "111", так что один из элементов И в группе 21 откроется (м 4,= 1), образующийся на его выходе сигнал через элемент ИЛИ 25, соответствующий элемент И в группе 20,элемент ИЛИ 24 и выход 33 поступит .на вход устройства 5 микропрограммного управления. В результате в счетчик 68 адреса за-, несется новый адрес - код ф 000111010"Следующая микрокоманда000000101110000 (072) является информационной. В этом случае образующийся на первом выходе дешифратора 67сигнал откроет группу 63 элементов И,в результате чего на выходах 46 появятся соответствующие сигналы, Сигнал с выхода 4-го разряда откроетгруппу 56 элементов И, сигнал с выхсда 5-го разряда откроет группу 55элементов И и, наконец, сигнал с выхода 6-го разряда откроет группу 54элементов И, В результате на магистРаль будет выдан код 0000001011110010.Пусть сигнал с 8-го разряда уп=равляет занесением нового адресав счетчик адреса управляющей памяти. Тогда при выполнении следующеймикрокоманды произойдет выборка новой команды из ячейки с адресом1362 и ее код занесется в магист-20ральный регистр 79, Затем начнетсявыполнение этой команды и т.д.Для реализации какой-либо сложной команды может возникнуть необходимость сложения двух ячеек СОП 61,25Это достигается последовательностьютрех операционных микрокоманд с непосредственным указанием адреса имикрооперации: 010011001011101 означает выборку содержимого третьей ЗО- ячейки СОП 61 (с занесением в магистральный регистр 79) и через открытые АЛБ 59 и сдвигатель 60 записьв регистр 62, 010110000000001 означает выборку содержимого шестойячейки СОП 61 и занесение его в магистральныйрегистр 79 (сдвигатель 60 закрыт), 010010101101110 означает сложение содержимых магистрального регистра 79 и регистра 62в АЛБ 59, запись результата через от.4 Окрытый сдвигатель 60 во вторую ячейку СОП 61, а также занесение кодасостояний в регистр 2 состояний,Пусть необходимо проанализироватьоба операнда в команде. Воспольэовавшись "мусорной" ячейкой с номером пятнадцать в СОП 61, это можновыполнить за четыре микрокоманды:000000000100010 означает занесениесодержимого операндного счетчика 51 5 Ов магистральный , регистр 79,011111001011110 означает выборку содержимого регистра 79 и занесениеего в регистр 62 через открытыеАЛБ 59 и сдвигатель 60 (одновременно это содержимое заносится в пят 55надцатую ячейку); 000000000010010означает занесение содержимого операндного счетчика 52 в магистральный регистр 79; 011111111000010 означает выполнение операции логичес Окого умножения над содержимыми регистров 62 и 79 с занесением кодасостояний в регистр 2 состояний,Из рассмотренного видно, что выйолнение, например, команды сдвига 657 = тпЬВ. В случае использования предлагаемого процессора объем памяти микрокоманд имеет видУ= пЬБ,а объем памяти для словарей (считая,что дешифратор 34 выполненв видеПЗУ)"1) = тВг,т.е. общий объем памяти есть У = пЬВ + щВг. Отсюда отношение объемов есть 1. + пЬВ Так как обычно кол ий, выполняемых ЭВМ, ство операходится в вправо будет отличаться от командысдвига влево лишь содержанием микроопераций, выбираемых из дешифратора 34 в операционном коммутаторе 8. Это позволяет все команды, выполняемые процессором, разделить нагруппы, В группы объединяются текоманды, алгоритмы интерпретации которых имеют совпадающие граф-схемыи отличаются друг от друга лишь видом операций, выполняемых операционным устройством 3. Список микроопераций, используемых при интерпретации какой-либо команды в операционном устройстве 3, образуют операционный словарь этой команды. Код операций в команде ( исключая командыпередачи управления) имеет два поля.В одном иэ них указывается номергруппы,к которой принадлежит даннаякоманда,а в другом - номер операционного словаря в дешифраторе 34. Воперационных микрокомандах с косвенным указанием адреса и микроопераций указывается лишь порядковыйномер соответствующей микроаперациив заданном словаре,Таким образом, экономия оборудования в процессоре достигается эасчет уплотнения кодирования информации в памяти микрокоманд устройства 5 микропрограммного управления. Пусть и - количество групп, ш -количество словарей, й - разрядностьмикрокоманды, г - разрядность словав словаре, Ь - количество микрокоманд в группе и 3 - количесгво словв словаре, Для прототипа, т.е. вслучае использования традиционнойструктуры процессора объем памятимикрокоманд есть произведение количества возможных команд на количество микрокоманд, необходимых для реализации каждой из них. Если считать,что последняя величина одинаковадля всех команд, то объем памяти вбитах естьпределах 50-150, то величины ш и илежат в пределах 5-15, Обычно г(Ви ХЬ, отсюда имеем, что11 ш 44 = ш, При В.оьЭто свидетельствуето величине предельного сокрашения объемов памяти при большой длине микрокоманды,Если считать, что гиЬ и ХмН, тошпЧ. =и+иоткуда получаем, что при ш = и ве-. личинадостигает максимального значения, равного ш/2. Таким образом, для получения максимального выигрыша в объеме памяти для хранения микрокоманд следует выбирать количество групп, равным количеству словарей.Рассмотрим, чему равна экономия памяти и данном случае. Пусть ш - и = 84 В = 154 г = 9 ф ь = 5 и х - 4, тогда5,4,8т.е. объем памяти микрокомандсокращается более чем в пять раз.Таким образом, экономия памяти значительно превосходит дополнительное оборудование на органиэацию операционного и адресного коммутаторов. Связи регистра команд и регистра состояний с информационной магистралью создают возможность для организации прерываний на микропрограммном уровне, а также позволяют использовать содержимое операндной части команды в качестве константы или адресов внешней памяти. Все это дополнительно расширяет функциональные возможности описываемого процессора. 20 25 Выполнение частИ регистра командв виде операндных счетчиков позволяет организовать индексацию ячеексверхоперативной памяти на микро программном уровне. Введение дополнительных связей между операнднымисчетчиками и коммутатором ветвленийпозволяет использовать эти счетчикив качестве счетчиков циклов на микропрограммном уровне. Все это создает дополнительные воэможности экономии микропрограммной памяти.1124298Составитель Л,Логачева Редактор М.Недолуженко Техред Т. дубинчак Корректор" Л.Пилипенко Закаэ 8281/38 Тираж 698 Подписное ВНИИПИ Государственного комитета СССРпо делам иэобретений и открытий113035, Москва, 3-35, Раушская наб., д. 4/5Филиар ППП фПатент", г. Ужгород, ул. Проектная, 4ления подключена к второму управляющему входу информационной магистрали, причем устройство микропрограммного управления содержит четырегруппы элементов И, четыре элемента И, элемент НЕ, дешифратор,элемент ИЛИ, генератор таксовых импульсов, регистр микрокоманд, памятьмикрокоманд и счетчик адреса, причем вход устройства микропрограммного управления соединен с первым входом первого элемента И, второй входкоторого соединен с первым выходомдешифратора и с первыми входами элементов И первой и второй групп, выход первого элемента И соединен спервым входом элемента ИЛИ, выходкоторого подключен к первым входамэлементов И третьей группы, к входузаписи счетчика адреса и через элемент НЕ М первому входу второго элемента И, второй вход которого соединен с первым выходом генератора тактовых импульсов, второй выход которого подключен к синхровходу регистра микрокоманд, информационный входкоторого соединен с выходом памятимикрокоманд, адресный вход которойсоединен с выходом счетчика адреса,счетный вход которого соединен свыходом второго элемента И, а информационный вход счетчика адреса подключен к выходам элементов И второйи третьей групп, входы которых ивыходы элементов И первой группыподключены к входу/выходу устройства, выход регистра микрокоманд подключен к второй и третьей группамвыходов устройства, к первым входамэлементов И четвертой группы, к вторым входам элементов И первой группы, к входу дешифратора и к первымвходам третьего и четвертого элементов И, вторые входы которых подключены к второму выходу дешифратора,а выходы - к пятой группе выходовустройства, второй и третий выходыдешифратора подключены соответственно к четвертой группе выходов устройства, четвертый выход дешифратораподключен к вторым входам элементов Ичетвертой группы, выходы которыхподключены к первой группе выходовустройства и к второму входу элемента ИЛИ, регистр команд содержит исчетчиков, операционный оегистр,(и + 2) группы элементов И, причеминформационный вход регистра команд соедине; с информационными входами -го ( = 1.,и) счетчика иоперационного регистра, управляющиевходы которых подключены к входузанесения регистра команд, /счетныевходы и счетчиков подключены к группе управляющих входов регистра команд, прямые и инверсные выходы исчетчиков подключены к группе управпяющих выходов регистра команд, первые входы элементов И 1-й группы (= Зп + 2) подключены к входам занесения регистра команд, выходы элементов И 1-й группы (1 - Зп +2) подключены к информационному выходу регистра команд, выходы -го счетчика ( = 1. и) подключены к -й (3 = 2п + 1) группе выходов регистра команд и к вторым входам элементов И -й группы (1 = 1 п) соответственно, выход операционного регистра подключен к первой группе выходов регистра команд и к вторым входам элементов И (и + 1) и (и + 2) групп.2. Процессор по и. 1, о т л и - ч а ю щ и й с я тем, что адресный коммутатор содержит (и + 1) группуэлементов И, дешифратор и группу элементов ИЛИ, причем первые входы элементов И 1-й группы (1 = 1. и) подключены соответственно к )-й группе информационных входов адрес- його коммутатора (3 = 2. и + 1), первая группа информационных. входов коммутатора подключена к первым входам элементов И (и + 1)-й группы и к информационному входу дешифратора, х-и выход которого соединен с вторыми входами элементов И -й группы ( = 1п), вторые входы элемен- тов И (п + 1)-й группы и управляющий вход дешифратора подключены к группе управляющих входов коммутатора, выходы элементов И -й группы, (1 = 1п + 1) подключены соответственно к -му входу элементов ИЛИгруппы, выходы которых подключены к группе выходов коммутатора.3. Процессор по п. 1, о т л и ч а ю щ и й с я тем, что коммутатор ветвлений содержит две группы элементов И, два элемента ИЛИ, два дешифратора, причем выход коммутатора соединен с выходом первого элемента ИЛИ, входы которого соединены с выходами элементов И первой группы, первые входы которых подключены к выходу первого дешифратора, вход которого подключен к первой группе информационных входов коммутатора, вход второго дешифратора подключен к второй группе информационных входов коммутатора, третья группа информационных входов которого подключена к первым входам элементов И второй группы, объединенас выходом второго элемента ИЛИ, группой управляющих входов коммутатора и подключена к вторым входам элементов И первой группы,.выход второго дешифратора подключен к вторым входам элементов И второй группы, выходы которых подключены соответственно ко входам втооого элемента ИЛИ.4. Процессор по и, 1, о т л и ч а ю щ и й с я тем, что операционный коммутатор содержит дешифратор,: группу элементов И и группу элементов ИЛИ, причем группа управляющих входов коммутатора подключена к первым входам элементов И группы и к управляюшему входу дешифратора, информационный вход которого подключен к первой и второй группам информационных входов коммутатора, вторая группа информационных входов коммутатора подключена к вторым входам элементов И группы, выходы которых подключены к первым входам элементов ИЛИ.группы, вторые входы которых подключены к выходу дешифратора, а выходы элементов ИЛИ группы подключены к группе информационных выходов и выходу старшего разряда коммутатора соответственно. 13Изобретение относится к вычислительной технике и может быть ис,пользовано в ЭВИ малой и средней производительности.Известна вычислительная машина, 5 у которой система команд многоопе"рандна и интерпретация команд на микропрограммном уровне требует выполнения большого числа микрокоманд 13. 10Недостатком ее является большой объем памяти микрокоманд.Наиболее близким к изобретению является процессор, содержащий регистр команд, регистр состояний и операционное устройство, первая груп па входов которых подсоединена к информационной магистрали, устройство микропрограммного управления, подсоединенное к управляющим входам регистра команд и .регистра состояний, вторая группа входов которого подключена к операционному устройству, группа выходов которого подсоединена к информационной магистрали, вторая и третья группа входов операционного устройства подключены соответственно к устройству микропрограммного управления и к регистру состояний, а выход операционного устройства - к устройству мик ропрограммного управления, группа входов которого подсоединена к ре 1 гистру команд 1.2 3.Основной недостаток этого процессора - большие затраты памяти микро команд в устройстве микропрограммного управления при реализации команд, требующих исполнения последовательности из нескольких операций операционного устройства. 5. Процессор по и. 1, о т л и ч а ю щ и й с я тем, что информационная магистраль содержит две группы элеМентов И, два элемента ИЛИ и регистр, причем первый и второй входы, первого и второго элементов ИЛИ подключены к первому и второму управляющим входам магистрали, вход и выход которой подключены соответственно к первым входам и выходам элементов И первой и второй групп первые входы элементов И второй группы соединены с выходами регистра, входы которого соединены с выходами элементов И первой группы, вторые входы элементов И первой и второй групп соединены соответственно с выходами первого и второго элементов ИЛИ. Цель предлагаемого изобретения - сокращение оборудования.Поставленная цель достигается тем, что процессор с микропрограммным управлением, содержащий регистр команд, регистр состояний и операционное устройство, первая группа информационных входов которого подключена к выходу информационной магистрали, устройство микропрограммно. го управления, первая группа выходов которого подключена к входам занесения регистра команд и регистра состояний, первая группа информационных входов которого подключена к выходу признаков операционного устройства, группа информационных выходов которого подключена к входу информационной магистрали, содержит адресный коммутатор, коммутатор ветвлений и операционный коммутатор, группа входов/выходов устройства микропрограммного управления подключена к входу/выходу информационной магистрали, вторая группа выходов устройства микропрограммного управления подключена к первым группам информационных входов коммутатора, ветвлений и адресного коммутатора, третья группа выходов - к первой группе информационных входов операционного коммутатора, вторая группа информационных входов которого соединена с второй группой информационных входов коммутатора ветвлений и подключена к первой группе выходов регистра команд, -ая ( = 1п; и - число операндов в команде) группа информационных выходов которого подключена соответственно к -й группе информационных входов адрес 1124298ного коммутатора, группа выходов которого подключена к второй группе информационных входов операционного устройства, вход кода операций которого подключен к первому управляющему входу инФормационной магист рали и к группе информационных выходов операционного коммутатора, группа управляющих входов которого и группа управляющих входов адресного коммутатора соединены соответ ственно с червертой группой выходов устройства микропрограммного управления, вход которого подключен к выходу коммутатора ветвлений, третья группа информационных входов кото рого соединена с первой группой выходов регистра состояний, вторая группа выходов которого подключена к входу информационной магистрали, вторая группа информационных входов регистра состояний соединена с выходом информационной магистрали, выход старшего разряда операционного коммутатора подключен к управляющему входу регистра состояний, гРуппа управляющих выходов регистра команд подключена к группеуправляющих входов коммутатора ветвлений, пятая группа выходов устройства микропрограммного управления подключена - соответственно к группе управляющих входов регистра команд, информацион. ные вход/выход которого подключены к входу/выходу информационной магистрали, первая группа выходов устройства микропрограммного управления З 5 подключена к второму управляющему входу информационной магистрали, причем устройство микропрограммного управления содержит четыре группы элементов И, четыре элемента И, 40 элемент НЕ, дешифратор, элемент ИЛИ, ,генератор тактовых импульсов, регистр микрокоманд, память микрокоманд и счетчик адреса, причем входустройства микропрограммного управления соединен с первым входом первого элемента И, второй вход которого соединен с первым выходом дешифратора и с первыми входами элементов И первой и второй групп, выход первого элемента И соединен с первым входом элемента ИЛИ, выход которого подключен к первым входамэлементов И третьей группы, к входу записи счетчика адреса и черезэлемент НЕ к первому входу второгоэлемента И, второй вход которогосоединен с первым выходом генератора тактовых импульсов, второй выходкоторого подключен к синхровходу регистра микрокоманд, информационный . 60вход которого соединен с выходом памяти микрокоманд, адресный вход которой соединен с выходом счетчикаадреса, счетный вход которого соединен с выходом второго элемента И, 65 а информационный вход счетчика адреса подключен к выходам элементов И второй и третьей групп, входы которых и выходы элементов И первой группы подключены к входу/выходу устройства, выход регистра микрокоманд подключен к второй и третьей группам выходов устройства, к первым входам элементов И четвертой группы, к вторым входам элементов И первой группы, к входу дешифратора и к первым входам третьего и четвертого элементов И, вторые входы которых подключены к второму выходу дешифратора, а выходы - к пятой группе выходов устройства, второй и третий выходы дешифратора подключены соответственно к четвертой группе выходов устройства, четвертый выход дешифратора подключен к вторым входам элементов И четвертой группы, выходы которых подключены к первой группе выходов устройства и к второму входу элемента ИЛИ,регистр команд содержит и счетчиков, операционный регистр, (и + 2) группы элементов И, причем информационный вход регистра команд соединен с информационными входами 1.-го1п) счетчика и операционного регистра, управляющие входы которых подключены к входу занесения регистра команд, счетные входы и счетчиков подключены к группе управляющих )входов регистра команд, прямые и инверсные выходы и счетчиков подключены к группе управляющих выходов регистра команд, первые вхоцы элементов И 1-й группы (1 = 3. и + 2) подключены к входам занесения регистра команд, выходы элементов И 5,-й группы (1 =Зп + 2) подключены к информационному выходу регистра команд, выходы х-го счетчика ( 1,и) подключены к )-й (3 = 2п + 1) группе выходов регистра команд и к вторым входам элементов И 1-й группы (1 = 1п) соответственно, выход операционного регистра подключен к первой группе выходов регистра команд и к вторым входам элементов И (и + 1) и (и + 2), групп.Адресный коммутатор содержит (и + + 1) группу элементов И, дешифратор и группу элементов ИЛИ, причем первые входы элементов И 1-й группы (1 = 1п) подключены соответственно к 3-й группе информационных входов адресного коммутатора- 2 и + 1), первая группа информационных входов коммутатора подключена к первым входам элементов И (и + 1)-й группы и к информационному входу дешифратора, 1-й выход которого соединен с вторыми входами элементов И -й группы (1 = 1п), вторые входы элементов И (и + 1)-йгруппы и управляющий вход дешифратора подключены к группе управляющих входов коммутатора, выходы эле ментов И д-й группы (д = 1п + + 1) подключены соответственно к -му входу элементов ИЛИ группы, вы ходы которых подключены к группе выходов коммутатора.Коммутатор ветвлений содержит две группы элементов И, два элемента ИЛИ, два дешифратора, причем выход ком мутатора соединен с выходом первого элемента ИЛИ, входы которого соединены с выходами элементов И первой группы, первые входы которых подключены к выходу первого дешифратора, 15 вход которого подключен к первой группе информационных входов коммутатора, вход второго дешифратора подключен.к второй группе информационных входов коммутатора, третья группа информационных входов которого подключена к первым входам элементов И второй группы, объединена с выходом второго элемента ИЛИ, груп. пой управляющих входов коммутатора и подключена к вторым входам элементов И первой группы, выход второго дешифратора подключен к вторым входам элементов И второй группы, выходы которых подключены соотВетственно к входам второго элемента ИЛИ.Операционный коммутатор содержит дешифратор, группу элементов И и группу элементов ИЛИ, причем группа управляющих входов коммутатора подключена к первым входам элементов И 35 группы и к управляющему входу дешифратора, информационный вход которого подключен к первой и второй группам информационных входов коммутатора, вторая группа информацион ных входов коммутатора подключена к вторым входам элементов И группы, выходы которых подключены к первым входам элементов ИЛИ группы, вторые 1 входы которых подключены к выходу де:шифратора, а выходы элементов ИЛИ группы подключены к группе информационных выходов и выходу старшего разряда коммутатора соответственно,Информационная магистраль содержит две группы элементов И, два элемента ИЛИ и регистр, причем первый и второй входы первого и второго элементов ИЛИ подключены к первому и второму управляющим входам магистрали, вход и выход которой подключены соответственно к первым входам и выходам элементов И первой и второй групп, первые входы элементов И второй группы соединены с выходами регистра, входы которого соединены с выходами элементов И первой группы, вторые входы элементов И первой и второй групп соединены соответственно с выходами первого и Второго элементов ИЛИ. 65 Рассмотрим один из возможных вариантов процессора, когда командасодержит только два операнда.,На фиг,1 представлена структурная схема предлагаемого процессора)на фиг.2 - то же, адресного коммутатора; на фиг.З - то же, коммутатора ветвлений; на фиг.4 - то же,операционного коммутатора; на фиг.5то же, регистра состояний, на фиг,бто же, регистра команд; на фиг.7то же, операционного устройства, нафиг,8 - то же, устройства микропрограммного управления; на фиг.9то же, информационной магистрали.Предлагаемый процессор (фиг.1)содержит регистр 1 команд, регистр 2.состояний и операционное устройство 3, информационную магистраль 4,устройство 5 микропрограммного управления,(адресный коммутатор б,коммутатор 7.ветвлений, операционный коммутатор 8.Алресный коммутатор (фиг.2) содержит группы 9-11 элементов И, дешифратор 12, группу 13 элементов ИЛИ,группу выходов 14 коммутатора, группы 15-17 информационных входов коммутатора, управляющие входы 18 и 19коммутатора,Коммутатор ветвлений (фиг,З) содержит группы элементов И 20, 21,дешифраторы 22 и 23., элементы ИЛЙ 24,25, группы информационных входов 26и 27 коммутатора, группа управляющих входов 28-32 коммутатора, группу выходов 33 коммутатора.Операционный коммутатор (фиг.4содержит дешифратор 34, группу 35элементов И, группу 36 элементов ИЛИ, группу информационных входов 37 коммутатора, выход 38 старшего разряда коммутатора, группу информационных выходов 39 коммутатора.Регистр состояний (фиг,5) содержит регистр 40, группу 41 элементов ИЛИ, группы 42-44 элементов И,элемент ИЛИ 45, управляющий вход 46регистра, группы информационных входов 47 и 48 регистра, группу выходов 49 регистра.Регистр команд (фиг.б) содержитДля операционных микрокоманд с непосредственным указанием адреса имикроопераций содержимое двух старших разрядов есть "01", в разрядах 0 - 8 расположен код микроопераций операционного устройства 3, а 40 в разрядах 9 - 12 помещается адрес ячейки памяти 61.Для операционных микрокоманд с косвенным указанием адреса и микро- операций содержимое двух старших разрядов есть "10", в двух младших разрядах слова микрокоманды содержится номер кода в словаре микроопераций, зафиксированных в дешифраторе 34 операционного коммутатора 8. Разряд 2 содержит код микрооперации уменьшения на "1" содержимого операндного счетчика 51, а разряд 3 то же для счетчика 52. Разряд 9 микрокоманды определяет, какой иэ счетчиков будет участвовать в выполнении микрокоманды, при которой содержимое одного из этих счетчиков ис пользуется в качестве адреса ячейки СОП 61 (если 9-ый разряд содержит, "0", то используется счетчик 51, если "1" - то счетчик 52.). Разряды 4 - 8 и 10 - 12 являются в дан 65 элементы И 72-75, элемент ИЛИ 76,элемент НЕ 77.Информационная магистраль (фиг,9)содержит шину 78, регистр 79, группы 80, 81 элементов И, элемен"ты ИЛЙ 82, 83.5Рассмотрим кодирование микрокоманд.Устройство 5 микропрограммногоуправления процессора выполняет микрокоманды четырех видов: информацион ные, операционные с непосредственным указанием адреса и микрооперации, операционные с косвенным указанием адреса и микрооперации, передачи управления. 15Размер слова микрокоманды - 15двоичных разрядов, В двух старшихразрядах слова микрокоманды записывается код, определяющий ее вид, атакже определяющий кодирование остальных разрядов ( далее приводитсяодин из возможных вариантов кодирования).Для информационных микрокомандсодержимое двух старших разрядовесть "00", а в разрядах 0 - 12 располагаются коды микроопераций, подключающих блоки и устройства процессора, а также запоминающее устройство (на Фиг.1 не показано)к магист рали 4 (используется унитарное кодирование). Информационные микрокоманды управляют обменом информациимежду блоками и устройствами процессора, а также между процессором ивнешними устройствами (на фиг.1 непоказаны).,ном случае несущественными (резервными).Для микрокоманд передачи управления содержимое двух старших разрядов есть "11", разряды 0 - 8 содержат адрес памяти 69 в устройстве 5микропрограммного управления, аразряды 9 - 12 определяют направление ветвления в коммутаторе 7, т.е.определяют выбор значения того илииного признака с целью его использования в качестве условия при выполнении передачи управления в устройстве 5.Рассмотрим Функционирование блоков и узлов процессора при выполнении отдельных микрокоманд, код которых расположен в регистре 70 устройства 5 микропрограммного управления (Фиг.8),Пусть выполняется одна из информационных микрокоманд. Так как содержимое обоих старших разрядов равно "0", то сигнал, образующийся напервом выходе дешифратора 67, поступает на первые входы элементов И вгруппе 63, в результате чего нагруппе информационных выходов 46 появятся сигналы, соответствующие кодам микрооперации (разряды 0 - 12).При этом сигнал с выхода 12-горазряда через элемент 76 ИЛИ откроет группу 66 элементов И, через. элемент 77 НЕ закроет элемент 74 И ипо первому управляющему входу обеспечит занесение в счетчик 68 кодаадреса, причем его код из разрядов12 - 15 магистрали 4 через группу ббэлементов И занесется в младшие разряды счетчика 68 ( разряды 0 - 3).Кроме того, сигнал 12-го разряда поступит на вход регистра 1 команд(фиг.б) и обеспечит занесение кодакоманды в операционный регистр 50(разряды 8 - 15), счетчик 51 (разряды 4 - 7) и счетчик 52 (разряды 03),Сигнал 7-го разряда откроет группу 53 элементов И, в результате чего содержимое разрядов 10 - 15 регистра 50 поступит на соответствующие разряды магистрали 4, что обеспечивает, например, запоминание кода команды при прерывании. Сигнал б-го разряда откроет группу 54 элементов И, в результате чего содержимое разрядов 8 - 9 регистра 50 поступит на соответствующие разряды магистрали 4, что обеспечивает формирование адреса при выполнении команд передачи управления, а также запоминание кода команды при прерывании.Сигнал 5-го разряда откроет группу 55 элементов И, в результате чего содержимое счетчика 51 поступит на 4 - 7 разряды магистрали 4, что(при выполнении команд передачи управления), а также запоминание кодакоманды при прерывании. 5Сигнал 4-го разряда откроет группу 56 элементов И, в результате чего содержимое счетчика 52 поступитна 0 - 3 разряды магистрали 4, Этообеспечивает те же возможности, что 1 Ои для счетчика 51.Сигнал 3-го разряда по шинам 46(Фиг,5) откроет группу 43 элементов Ии через элемент ИЛИ 45 обеспечитзанесение содержимого разрядов 0 - 3 15магистрали 4 через группу входов 48,группу 43 элементов И и группу 41элементов ИЛИ в регистр 40,Сигнал 2-го разряда по шинам 46откроет группу 44 элементов И, врезультате чего содержимое регистра 40 через группу выходов 49 поступит на О - 3 разряды магистрали 4. Обе эти.информационные микрооперации обеспечивают запоминаниесостояний процессора при прерываниях.Сигнал 1-го разряда (фиг,9) черезэлемент ИЛИ 82 откроет группу 80элементов И, в результате чего .информация с магистральных шин 78 будет занесена в магистральный регистр 79.Сигнал 0-го разряда через элемент ИЛИ 83 откроет группу 81 элементов И, в результате чего содержимое магистрального регистра 79 поступит на все 16 магистральных шин 78.Эти информационные микрооперацииобеспечивают Функционирование самоймагистрали 4. 40Разряды 8 - 11 информационноймикрокоманды будем считать резервными.Пусть выполняется одна из операционных микрокоманд с непосредственным указанием адреса и микрооперации. Так как содержимое обоих старших разрядов микрокоманды в регистре 70 есть "01", то сигнал, образующийся на четвертом выходе дешифратора 67, по шине 18 открывает группу 35 элементов И (Аиг.4). В результате содержимое девяти младшихразрядов регистра 70 микрокоманд пошинам 37 через группу 35 элементов Ипоступит в группу 36 элементов ИЛИ. 55При этом восемь младших разрядов(разряды 0 - 7) через группу выходов 39 поступает в операционное устройство 3 - код микроопераций, аразряд 8 по шине 38в регистр сос"60тояний. Кроме того, выход 0-го разряда группы выходов 39 подсоединенк входу элемента ИЛИ 82 (Фиг,9), авыход 1-го разряда - к входу элемента ИЛИ 83, В результате Функцио нирования операционного устройства 3, код состояний из блока 59 через группу выходов 47 поступает на вход регистра 2 состояний, Сигнал на входе 38 открывает группу 42 элемен" тов И и через элемент ИЛИ 45 обеспечивает занесение кода состояний в регистр 40 (через группу 42 элементов И и группу 41 элементов ИЛИ),Кроме того, сигнал с выхсча 18 поступает на вход адресного коммутатора 6 и открывает группу 11 элементов И, В результате содержимое разрядов 9 - 12 регистра 70 микроко)манд по цепи; шины 17 - группа 11 элементов И - шины 14 группа 13 элементов ИЛИ, поступает на память 61 операционного устройства 3 - адрес ячейки памяти.Рассмотрим работу операционного устройства 3 (Фиг.7).Группа микроопераций, которые устройство 3 выполняет, кодируется 8-разрядным кодом и содержит микрооперации управления памятью 61 ( разряды 0 - 1 ): чтение ячейки с выдачей ее содержимого на магистраль 4 (разряд "0") и запись информации из сдвигателя 60 ( разряд 1), микрооперации управления сдвигателем 60 (разряды 2 - 3): пропуск информации из блока 59 (код 11), пропуск со сдвигом влево (код 10), пропуск со сдвигом вправо (код 01 и запрет прохождения информации (код 00), микрооперацию занесения кода в регистр 62 (разряд 4), микрооперации управления блоком 59 (разряды 5 - 7): отрицание кода из магистрали 4 (код 000), пропуск информации из регистра 62 (код 001), пропуск информации из магистрали 4 ( код 010 1, сложение (код 011 ), вычитание кода, поступающего из магистрали 4, из содержимого регистра 62 (код 100), логическое умножение (код 101), логическое сравнение (код 110) и логическое сложение (код 111).Пэдобный набор микроопераций позволяет выполнить любую из микроопераций блока 59 и сдвигателя 60 над содержимым регистра 79 магистрали и регистра 62 с засылкой результата в произвольную ячейку памяти 61, адрес которой определяется кодом на групге входов 14. Кроме того, можно переслать содержимое любой из ячеек СОП 61 в регистр 79 магистрали. Результат ряда микроопераций можно заслать в регистр 62.Таким образом, данный тип микро- команд обладает несколькими полями с различным.кодированием. Так, например, микрокоманда скодом010110110100110 означает, что по данной операционной микрокомандес непосредственным указанием адресаи микрооперации содержимые магистрального регистра 79 и регистра 62поступят в АЛВ 59, откуда послевыполнения логического умножения результат поступит в сдвигатель 60.Иэ последнего код, сдвинутый вправо 5на один разряд, поступает в СОП 61и записывается в ячейку с адресом "6", при этом код состояний,сформированный в результате выполнения операции, заносится в регистр 40,ОПусть выполняется одна из операционных микрокоманд с косвенным указанием адреса и микрооперации. Таккак содержимое обоих старших разрядов микрокоманды в регистре 70 есть 5"10", то сигнал, образующийся натретьем выходе дешифратора 67, открывает элементы И 72, 73 и черезвыход 19 поступает на вход адресного коммутатора 6 и на вход операцион- Оного .коммутатора 8, подключая их кработе. Операционное устройство 3,(фиг,4)имеется дешифратор 34,содержащий словари микроопераций ввиде 9-разрядных кодов. Адрес слова дешифратора 34 состоит из шестиразрядов и складывается из 4-разряд-ного кода, определяющего базовыйадрес словаря, и двух разрядов, определяющих номер слова в словаре.Базовый адрес словаря подается изоперационного регистра 50 (разряды 8 - 11) по шинам 26. Номер словав словаре (два младших разряда адреса ) указывается в двух младшихразрядах (разряды 0 - 1) самой микрокоманды и поступает через группу 37 входов операционного коммутатора 8, При поступлении сигнала навход 19 срабатывает дешифратор 34и по заданному адресу формирует9-разрядный код, который через группу 36 элементов ИЛИ поступает на выхбды 38 и 39 коммутатора 8.В адресном коммутаторе 6 (фиг.2)имеется дешифратор 12, который посигналу с входа 19 осуществляет стробирование группы 9 или 10 элементов И, для чего его первый вход соединен с младшей из четырех шин группы 17 входов, т;е. с разрядом 9Если этот разряд равен "0", то сигнал с первого выхода дешифратора 12открывает группу 9 элементов И, врезультате че;о содержимое операндного счетчика 51 по цепи шины 15группа 9 элементов И - группа 13.элементов ИЛИ - выход 14 поступаетна адресные входы СОВ 61, Если этот 60разряд равен "1 ф, то сигнал со второго выхода децяФратора 12 открывают группу 10 элементов И, в результате чего содержимое операндногосчетчика 52 по цепи шины 16 - груп65 па 10 элементов И - группа 13 элементов ИЛИ и т.д. поступает на адресные входы СОП 61, Таким ббразом, в адресном коммутаторе 6 осуществляется выбор того или иного операндного счетчика для использования его содержимого в качестве адреса операнда.Так как элементы И 72, 73 открыты, то при наличии "1" во 2-м разряде регистра 70 микрокоманд срабатывает элемент И 72, сигнал с его выхода 57 уменьшает на "1" содержимое счетчика 51, Если "1" име; ется в З-ем.разряде регистра 70, то срабатывает элемент И 73, сигнал с его выхода 58 уменьшает на "1" содержимое счетчика 52.Данный тип микрокоманд позволяет выполнить любую микрооперацию, используя в качестве адресов операнд содержимое любого из операндных счетчиков, а в качестве кода микро- операций - код, вновь сформированный в дешифраторе 34, в качестве адреса для которого используются разряды команд и разряды микрокоманды, Количество операндных счетчиков может быть увеличено до 16 ( разряды 9 - 12), причем разряды 4 8 микро-, команды являются резервными.Микрокоманды передачи управления реализуются устройством 5 микропрограммного управления (Фиг,8). Каждый цикл исполнения любой микрокоманды состоит из двух тактов, вырабатываемых тактовым генератором 71, По первому такту содержимое ПМК 69, выбранное по адресу на счетчике 68, заносится в регистр 70 микрокоманд. В течение второго такта эта микро- команда исполняется. Одновременно на второй вход элемента И 74 поступает второй тактовый импульс и, если на входе элемента НЕ 77 сигнал отсутствует (исполняется не микро- команда передачи управления ), то сигнал с выхода элемента И 74 подается на второй управляющий ьход счетчика 68 адреса и увеличивает его содержимое на "1". В ПМК. 69 осуществляется выборка по новому адресу. Так продолжается до тех пор, пока на регистр 70 не будет выбрана микрокоманда передачи управления.Пусть выполняется одна из микро- команд передачи управления. Так как содержимое обоих старших разрядов микрокоманды в регистре 70 есть "11", то сигнал, образующийся на втором выходе дешифратора 67, открывает группы 64, 65 элементов И и поступает на первый вход элемента И 75. Если на вход 33 поступает сигнал, то элемЕнт И 75 срабатывает, образующийся на его выходе сигнал через элемент ИЛИ 76 открывает группу 66 элементов И и поступает на первыйуправляющий вход счетчика 68 адреса, обеспечивая занесение кода адреса, В этом случае содержимое девяти младших уазрядов регистра 70микрокоманд 1 разряды 0 - 8) является адресом и через группу 64 элементов И поступает на разряды 7 - 15магистрали 4 и содержимое магистрального регистра 79) при этомне изменяется) далее через группы 65, бб элементов И заносится в 10счетчик 68 адреса. При этом код сразрядов 12 - 15 магистрали 4 заносится в младшие разряды счетчика 68, а код с разрядов 7 - 11 магистрали 4 - в старшие разряды 15счетчика 68 адреса. В результате,например, содержимое 0-го разрядарегистра 70 окажется в 4-м разрядесчетчика 68, 1-го разряда - в 5-м,4-го разряда - в 8-м 5-го разряУ20да - в О-м, 6-го разряда - в 1-ми 8-го разряда регистра 70 - в 3-мразряде счетчика 68,Одновременно содержимое разрядов 9 - 12 регистра 70 микрокомандпо шинам 17 поступает, на дешифратор 22 коммутатора 7 ветвленийфиг.3). В зависимости от поступившего кода дешифратор 22 формируетсигнал на одном из своих 14-ти выходов, каждый из которых открывает З 0соответствующий элемент И в группе 20. При этом в зависимости откода анализируются следующие признаки:код "ОООО" - косвенно задаваемый 35признак ветвления, значение которогоформируется на выходе элемента 25 ИЛИ,коды "0001-1000" - содержимое регистра 2 состояний, причем прямые иинверсные выходы регистра 40 шина- , 40ми 27 соединены с соответствующимивходами группы 20 элементов И;коды "1001 - 1010" - прямое иинверсное значения признака равенства нулю содержимого операндного 45счетчика 51, поступающие через входы 28-29 на соответствующие входыгруппы 20 элементов Икоды "1011 - .1100" - прямое и инверсное значения признака равенстванулю содержимого операндного счетчика 52, поступающие через входы 3031 на соответствующие входы группы 20 элементов И;код "1101 ф - постоянное значение"1", схемно поданное на вход 32 в,виде потенциала +4,5 В.,При совпадении сигналов на обоихвходах один из элементов И в группе 20 формирует сигнал на своем выходе, который через элемент ИЛИ 24 60и выход 33 обеспечивает занесениенового кода адреса в счетчик 68,т.е, передачу управления. При этомкоды "0000 - 1100" используются для"1101" - для безусловной, а коды "1100 - 1111" являются резервными.Рассмотрим косвенно задаваемый признак ветвления. В этом случае номер анализируемого признака выраба . тывается дешифратором 23 и задается разрядами 10 - 12 команды, интерпретируемой выполняемой в настоящий момент микрокомандной условного перехода. Содержимое соответствующих разрядов операционного регистра 50 через группу выходов 26 поступает на дешифратор 23. Последний Формирует сигнал на одном из своих выходов, открывая соответствующий элемент И в группе 21. На вторые входы последних поступают прямые и инверсные значения содержимого регистра 2 состояний с группы входов 27, Если сигнал отсюда поступит на тот же элемент И, то на выходе последнего будет сформирован сигнал, который через элемент 25 ИЛИ поступит на вход элемента И группы 20. Если на группе 17 входов в этот момент находится код "0000", то этот сигнал через элемент И группы 20, элемент ИЛИ 24 и выход 33 поступит на вход устройства 5 микропрограммного управления, осуществляя тем самым передачу управления. Таким образом, коды "0001 - 1000" позволяют прямо задавать признак ветвления в коде микрокоманды, а код "0000 ф косвенно в коде самой команды).Для уточнения некоторых особенностей взаимодействия узлов и блоков процессора между собой рассмотрим выполнение какой-либо команды, например, сдвига на 5 разрядов влево содержимого четвертой ячейки СОП 61 с контролем результата. Пусть команда имеет вид 0010001001000101, где четыре младших разряда (код ф 0101")означают константу сдвига, разряды 7 - 4 код "0100") - адрес ячейки СОП 61, а разряды 15 - 8 являются кодом операции.Выполнение очередной команды в процессоре начинается с информационной микрокоманды 001000000000001. По этой микрокоманде осуществляется занесение кода команды иэ магистрального регистра 79 в регистр 1 команд, для чего сигнал 12-го разряда с выходов 46 устройства 5 микропрограммного управления поступит на вход регистра 1 команд, в результате чего в регистр 50 занесется код "00100010", в счетчик 51 - код "0100" и в счетчик 52 - код ф 0101 ф, Одновременно сигнал с 12-го разряда выходов 46 через элемент ИЛИ 76 откроет группу 66 элементов И, в результате чего содер-жимое разрядов 15 - 12 кода команды из магистрали 4 занесется в рязрй" ды 3 - 0 счетчика 68 адреса (нод "0010 ф ), определяя первый адрес в