Патенты с меткой «одноразрядный»

Номер патента: 943712

Опубликовано: 15.07.1982

Авторы: Быков, Кулагин, Назаров

МПК: G06F 7/50

Метки: двоичный, одноразрядный, сумматор

...принципиальная схема одноразрядного двоичного сумматора.Сумматор содержит сумматоры 1 и 2 по модулю два и узел 3 переноса, Входы 4 и 5 сумматора 1 по модулю два являются первым и вторым входами сумматора, вход 6 сумматора 2 по мсдулю два является третьим входом сумматора, выход 7 узла 3 является выходом переноса сумматора, а выход 8 сумматора 2 по.модулю два является выходом суммы сумматора. Сумматоры по модулю два состоят из двух элементов НЕ 9 и 10 (11 и 12) и четырех МДП-транзисторов 13, 14, 15 и, 16 (17, 18, 19 и 20). Узел переноса состоит из четырех МДП-транжсторов 21, 22, 23 и 24.Сумматор работает следующим обраЕсли на входе 5 щжсутствует сигнал уровня логического нуля, то открыты транзисторы 15 и 16 и на вход элемента 11 и...

Номер патента: 962929

Опубликовано: 30.09.1982

Автор: Иванов

МПК: G06F 7/56

Метки: одноразрядный, оптоэлектронный, сумматор

...и ответвителем 11 - с выходом переноса. Выход ключа 7 предстанляетсобой выход суммы, Входами операндовслужат фотоприемники 5 и б. Источники 1 и 2 излучения могут быть объеди-.нены. В качестве фотоприемников 3-6использованы Фотогальванические элементы (в частном случае могут бытьприменены солнечные элементы или батареи элементов),Устройство работает следующим образом,На вход 18 и входы фотоприемников5 и б поступают соответственно перенос К;и операнды Х, У, в видедвоичных оптических сигналов. Одновременно оптические сигналы Х;, Х;подаются на фотоприемник 4. В сумматоре вычисляется сумма С; и переносК также в виде оптических двоичныхсигналов. Если потенциалы на электродах 14 и 15 ключей 7-9 равны помодулю (независимо от полярности ,то...

Номер патента: 968810

Опубликовано: 23.10.1982

Авторы: Евдокимова, Иванов

МПК: G06F 7/56

Метки: одноразрядный, оптоэлектронный, сумматор

...оптицеский выход которого световодом10 связан с выходом 22,Истоцник излучения 17 световодом9 связан с входом модулятора 3, оптицеский выход которого световодом15 связан с выходом 23.Вход 20 связан световодом 6 с первым входом модулятора 2, первый выход которого световодами 12, 13 соответственно связан с выходом 2 ч иразрядным выхс.,;,:.3,Вход 21 световодом 8 связан с вторым входом модулятора 2, второй вы"ход которого световодом 11 соединенс выходом 22. Оба входа и оба выходамодулятора 2 образованы соответствующим соосным расположением световодов 6, 8, 11, 2. 13 на двух сторонах одного модул.:;тора 2.Вход 21 светсводом 7 связан такжес входом модулятора 1, выход которо"го световодом 1. связан с выходом 24. Таким образом. источники...

Номер патента: 981995

Опубликовано: 15.12.1982

Авторы: Гайворонский, Корецкий

МПК: G06F 7/50

Метки: комбинационный, одноразрядный, сумматор

...инжектирующий р-и-р-транзистор 7. Входами сумматора являются шины 8-10, а выходами- шины 11 суммы и шины 12 переноса. Кроме того, сумматор имеет шину пита" ния 13 и общую шину 14.Сумматор работает следующим образом.ЗОПри подаче питания на схему одноразрядного комбинационного сумматора в каждом из коллекторов инжектирующего транзистора потечет ток 1,Пусть на все входы устройства поданы логи ческие нули (открытое состояние транзисторов датчиков сигналов для данной схемы). Тогда входные транзисторы 1- закрыты (так как токи их питания перехватываются входами), а выходные 40 транзисторы 4 и 5 открыты и выдают на выходные шины суммы и переноса логические нули. Если логические нули поданы на два любых входа 8-10, а на одном из...

Номер патента: 1023322

Опубликовано: 15.06.1983

Авторы: Аспидов, Мищенко, Путеев, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...относится к вычисли- ,шестого элемента РАВНОЗНАЧНОСТЬ,втотельной технике и может быть йсЪоль", рой вход которого соединен с первызовано в цифровых устройствах обра- ми входами восьмого элемента РАВЧОботки информации. ЗНАЧНОСТЬ и второго, элемента И, сИзвестно построение четверичного 5 входом второго элемента НЕ и входомсумматора на основе описывающихего младшего разряда второго операндалогических функций с использованием одноразрядного четверичного суммаэлементов И, ИЛИ, НЕ 1 ,тора, второй вход седьмого элеменНедостатком его является слож- та РАВНОЗНАЧНОСТЬ соединен с вторымность конструкции, выражающаяся в 10 входом восьмого и первым входом девябольшом числе используемых элемен- того элементов РАВНОЗНАЧНОСТЬ, с втотов. рым входом...

Номер патента: 1034031

Опубликовано: 07.08.1983

Автор: Быков

МПК: G06F 7/50

Метки: двоичный, комплементарных, мдп, одноразрядный, сумматор, транзисторах

...между, шиной питания и5 выходной шиной .трех Р-канальных тран.зисторов и трех в-канальных транзисторов, последовательно включенныхмежду выходной шиной и общей, приэтом затворы каждой пары этих тран 10 зисторов дополняющего типа подключе"ны к одной из трех входных шин, вего логическую часть формированиясуммы введены два Р-канальных транзистора, первый из которых подключенпараллельно первому и второму последовательно включенным Р-канальнымтранзисторам, а второй - параллельно второму итретьему последовательно включенным Р-канальным транзисторам, и два о -канальных транзистора, подключенных соответственнопараллельно первому и второму ивторому и третьему последойательновключенным и -канальным транзисторам,25 причем затворы...

Номер патента: 1043637

Опубликовано: 23.09.1983

Авторы: Рогозов, Самойлов

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...сумматор, содержащий инжектирующий Р- П- р транзистори шесть И-р- И транзисторов, причембазы первого, второго и третьегоИ- - п транзисторов соединены соответственно с первым, вторым и третьимколлекторами инжектирующего Р - П -Ртранзистора и подключены к соответствующим входным шинам одноразрядногосумматора, первые коллекторы перво- б 0го, второго и третьего и- О и транзисторов соединены с четвертым коллентором инжектирующего - П р транзистора и базой четвертого П р П транэис"тора, коллектор которого подключен б 5 к шине суммы одноразрядного сумматора, первый коллектор пятого П - Р- Итранзистора соединен с шиной переноса одноразрядного сумматора, а вторййколлектор соединвн с базой шестогоИ - Р- И транзистора, эмиттеры всехИ р- П...

Номер патента: 1043639

Опубликовано: 23.09.1983

Авторы: Кочнев, Шароватов

МПК: G06F 7/50

Метки: вычитатель, двоичный, одноразрядный

...выход .третьего троичного логического элемента подключен к второму входу первой группы второго троичного логического элемента.На фиг. 1 дана Функциональная схема одноразрядного двоичного вычитателя; на фиг. 2 - временная диаграмма работы одноразрядного двоичного вычитателя при вычитании положительного числа +б из положительного числа +3.Одноразрядный двоичный вычитатель содержит шины уменьшаемого 1 и вычитаемого 2, шину 3 обнуления, троичные логические элементы 4-7, шину 8 разности и 9 заема.Одноразрядный двоичный вычитатель выполнен на одном двухвходовом и трех четырехвходовых троичных логических элементах, выполняющих троичные операции, описываемые соответственно в табл. 1 и 2, Указанные операции образуют Функционально полную...

Номер патента: 1043641

Опубликовано: 23.09.1983

Авторы: Глоба, Рогозов, Самойлов, Черных

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...соединены с выходом суммы м сумматора, первый коллектор четвертого многоколлекторного и-р-п транзистора соединен с базой 55 первого и-р-п транзистора, второй коллектор четвертого многоколлекторного и-р-и транзистора соединен с выходом переноса сумматора, а входами сумматора являются базы перво О го, второго и третьего многоколлекторных и-р-и транзисторов 1 .Недостатком известного устройства является ограничение функциональных воэможностей, что выража ется в невозможности осуществления операции вычитания.Цель изобретения - расширение функциональных воэможностей одноразрядного сумматора за счет осуществления операции вычитания.Укаэанная цель достигается тем, что одноразрядный сумматор содержит третий, четвертый, пятый и шестой...

Номер патента: 1053102

Опубликовано: 07.11.1983

Авторы: Гурьянов, Козюминский, Кравченя, Мищенко, Терешко

МПК: G06F 7/50

Метки: адаптируемый, одноразрядный, сумматор, четверичный

...схема устройства.Устройство содержит информационные входы 1-29, на которые поступаютсигналы Х 1-Х 5 либо их инверсии, приэтом Х 1 и ХЗ. являются старшими,разрядами четверйчных цифр операндов,Х 2 и Х 4 - младшими разрядами четве ричиых цифр операндов, Х 5 - сигналпереноса из предыдущего четверичногоразряда,На управляющие входы 30-37 устройства в соответствии с алгоритмом функционирования в зависимости от состояния устройства - исправное или одно из неисправных) поступают сигналы 65 Х 1-Х 5 либо их инверсии, либо констан-,ты "0" или "1".Устройство содержит также выходы38-45, причем выходы 38-40 являютсявыходами, с которых снимается четверичная цифра суммы, а с выходов 41-45снимается сигнал переноса в следующий четверичный разряд,...

Номер патента: 1095174

Опубликовано: 30.05.1984

Авторы: Рогозов, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехуровневый

...ивходной шиной второго слагаемого сумматора, вторые коллекторы первого ивторого и-р-и транзисторов подключенык базе и первому коллектору р-и-ртранзистора, третьи коллекторы первого и второго П-р-П транзисторов под-,ключены к базе третьего О -р-и транзистора и к первому коллектору многоколлекторного р-п-р транзистора,коллектор третьего П-р-и транзисторасоединен с базой и первым коллекторомчетвертого И -р- П транзистора и подключен к второму коллектору многоколлекторного р-п-р транзистора, коллектор пятого О-р- П транзистора соединен с базой и первым коллекторомшестого П -р-П транзистора и подключен к третьему коллектору многоколлекторного р-П-р транзистора, вторыеколлекторы четвертого и шестого и-р-итранзисторов подключены к базе и...

Номер патента: 1105887

Опубликовано: 30.07.1984

Автор: Мышников

МПК: G06F 7/50

Метки: комбинационный, одноразрядный, сумматор

...цель достигается тем,что одноразрядный комбинационныйсумматор, содержащий первый элементИ-НЕ и первый элемент ИЛИ-НЕ, причемпрямой вход первого операнда суммато"ра соединен с первыми входами первых элементов И-НЕ и ИЛИ-НЕ, а прямойвход второго операнда сумматора соединен с вторыми входами первых элементов И-НЕ и ИЛИ-НЕ, содержит второй и третий элементы И-НЕ, второй итретий элементы ИЛИ-НЕ, причем инверсные входы первого и второго операн"дов сумматора соединены соответственно с первыми н вторыыю информацион- Зонымн входами второго И-НЕ и второгоэлемента ИЛИ-НЕ, выходы которых объединены, являются выходом переносасумматора и соединены с первым информационным входом третьего элемента И-НЕ н первым информационным входом...

Номер патента: 1117634

Опубликовано: 07.10.1984

Авторы: Лубянов, Прядилов, Устинов

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...с выходнойшиной суммы сумматора, исток второгоМДП-транзистора узла формированиясуммы соединен с шиной прямого значения третьего слагаемого сумматора,. исток второго МДП-транзистора узлаформирования суммы соединен с шинойпрямого значения третьего слагаемогосумматора, сток первого МДП-транзи 45стора узла формирования переноса соединен со стоком второго МДП-транзистора того же узла и с входом элемента НЕ того же узла. Кроме того,,каждый из узлОВ содержит четВертыйМДП-транзистор 2.Недостатком известного сумматораявляется сложность конструкции. Целью изобретения является упрощение одноразрядного сумматора. 55Поставленная цель достигается тем, что одноразрядный сумматор, содержащий элемент И-ИЛИ с прямым и ин 34 2версным выходами, узел...

Номер патента: 1124289

Опубликовано: 15.11.1984

Авторы: Стеценко, Шароватов

МПК: G06F 7/50

Метки: вычитатель, двоичный, одноразрядный

...пер-.вьм и вторым входами первой гочппы второго и первым входом первой группы третьего троичных логических эле- ментов, первый вход второй группы третьего троичного логического элемента соединен с шиной обнуления одноразрядного двоичного вычитателя а выход третьего троичного логического элемента соединен с шиной заема одноразрядного двоичного вычитателя, содержит пятый троичный логический элемент, причем второй вход первойгруппы первого троичного логического элемента соединен с выходом третьего, с первым входом первой группы четвертого и с первым входом первой группы пятого троичных логических элементов первый вход второй группы первого троичного логического элемента соединен с первым входом второй группы пятого троичного логического...

Номер патента: 1137462

Опубликовано: 30.01.1985

Авторы: Ерохин, Рогозов, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель

...соединенс выходом заема одноразрядного сумматора-вычитателя, эмиттеры р-и-р-транзисторов соединены с соответствующими коллекторами многоколлекторногор-и-р -транзистора, эмиттер которого .соединен с шиной питания одноразрядного сумматора-вычитателя, эмиттеры и-р-и-транзисторов и базы р-и-ртранзисторов, а также база многоколлекторного р -и-р-транзистора соединены с шиной нулевого потенциала одноразрядного сумматора-вычитателя,вторые коллекторы первого, второгои третьего ь -р-и-транзисторов соединены с базами тех же транзисторов,база четвертого и-р-и-транзисторасоединена с коллекторами второго итретьего р -и-р -транзисторов, коллектор пятого р-и -р-транзистора соединенс базои и первым коллектором пятогоь-р-п-транзистора, третьи...

Номер патента: 1149249

Опубликовано: 07.04.1985

Авторы: Быков, Гусаков, Корягин, Эзерин

МПК: G06F 7/50

Метки: двоичный, одноразрядный, сумматор

...р.-типа, а затворы соединены соответственно с входами первого и второго слагаемых сумматора, сток шестого МДП-транзистора р -типа соединен со стоком седьмого ИЦП-транзистора р -типа и с истоком восьмого МДП-транзистора р-типа,затвор которого соединен с входомпервого слагаемого сумматора, а стокподключен к стоку девятого МДП-транзистора р -типа и второго МДП-транзистора ь -типа и соединен синверсным выходом суммы сумматора,затворы седьмого и восьмого МДПтранзисторов р-типа соединенысоответственно с входами второгои первого слагаемых сумматора,исток седьмого МДП-транзисторар-тнпа соединен с истоком девятогои со стоком десятого ИДП-транзисторов р -типа, затвор шестого 1 ЯПтранзистора р -типа соединен сзатвором девятого...

Номер патента: 1160400

Опубликовано: 07.06.1985

Авторы: Авгуль, Макареня, Мищенко, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...входом третьегоэлемента РАВНОЗНАЧНОСТЬ, второй входкоторого является входом старшегоразряда первого операнда и соединенс вторым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и первымвходом четвертого элемента РАКНОЗНАЧНОСТЬ, третий вход является входомстаршего разряда второго операнда исоединен с третьим входом первогоэлемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА; авыход - с вторым входом четвертогоэлемента РАВНОЗНАЧНОСТЬ, выход которого является выходом переноса сумматора.12- Х ОХц Х 5 аказ 3779/46 Подаисиое аж ШП 1 мПа,еит) 1Изобретен е относится к вычислительной технике и может быть исполь-. зовано ири построении быстродействующих устройств обработки цифровой информации.Целью изобретения является упрощение одноразрядного четверичного...

Номер патента: 1161939

Опубликовано: 15.06.1985

Автор: Петренко

МПК: G06F 7/50

Метки: вычитатель, десятичный, матричный, одноразрядный

...группы соединены с входами 1-й цифры соответственно первого и второго операндавычитателя, первый вход девятогоэлемента И-НЕ второй группы соединен с выходом восьмого элементаИЛИ второй группы, а второй входсоединен с входом девятой цифры второго операнда вычитателя, выходыэлементов И-НЕ второй группы соединены с выходом знака разности вычитателя.3 1Изобретение относится к вычислительной технике и может быть исполь"зовано при построении матричныхустройств обработки информации.Цель изобретения - повышениебыстродействия за счет осуществления операции вычитания чисел в прямом коде 1 из 10.На. чертеже представлена функциональная схема одноразрядного десятичного матричного вычитателя.Вычитатель содержит первую группу элементов И-НЕ 1-9,...

Номер патента: 1228099

Опубликовано: 30.04.1986

Авторы: Витер, Гурьянов, Козюминский, Мищенко, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ(57) Изобретение относится к области вычислительной техники и можетбыть использовано для построениямногооперандных быстродействующихарифметических устройств, в частности, при построении многовходовыхсумматоров для реализации схем умножения и т.п. Целью изобретения является увеличение быстродействия.Поставленная цель достигается тем,что предложенный сумматор содержитсумматор по модулю два, элемент И,при котором реализуется значениепервого переноса, а также четыреэлемента НЕ, десять элементов И иэлемент ИЛИ, с помощью которых, реализуется значение второго перено"са. 1 ил.1228099 7 З 71 6 Ю 17 Редактор Ю. Сере акаэ 2303/49 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 ВНИИПИпо...

Номер патента: 1229753

Опубликовано: 07.05.1986

Автор: Цидильковский

МПК: G06F 7/50

Метки: одноразрядный, полный, сумматор

...соединен с одними входамиобеих схем И первого элемента И-ИЛИ-НЕ,а его входы, являющиеся входами слагаемых, соединены (каждый соответстственно со своим) с другими входамисхем И первого элемента И-ИЛИ-НЕ, Новым в сумматоре является то, что выход элемента И-НЕ соединен с однимивходами обеих схем И второго элемен,801229753 А 1 та И-ИЛИ-НЕ и с одним входом первойсхемы И третьего элемента И-ИЛИ-НЕ,Выход первого элемента И-ИЛИ-НЕ соединен с другим входом первой схемыИ второго элемента И-ИЛИ-НЕ и с входом второй схемы И третьего элемента И-ИЛИ-НЕ, Вход элемента НЕ является входом переноса из младшего разряда, а его выход соединен с другимвходом второй схемы И второго элемента И-ИЛИ-НЕ и с другим входомвторой схемы И третьего...

Номер патента: 1229756

Опубликовано: 07.05.1986

Авторы: Авгуль, Костеневич, Макареня, Мищенко

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель, четверичный

...х разряды З 0 четверичной цифры первого операнда, на входы 3 и 4 - прямой код старшего хз и младшего х разрядов четверичной цифры второго операнда, на вход 5 - сигнал х переноса-заема из пре 35 дыщущего четверичного разряда, на вход 6 - сигнал управления и е 0,1 .Для выполнения операции сложения четверичньгх чисел сигнал управления должен быть равен логической единице, операция вычитания реализуется при О =О.На выходе 15 реализуется булева функцияЕ. = (Х,ЕО,й(,ОО,Х,К(Х,УЦй(Х соответствующая формированию переноса (при О =1) или заема (при 0 =0) в следующий четверичный разряд. Формула изобретения Одноразрядный четверичный сумматор-вычитатель, содержащий четыре элемента РАВНОЗНАЧНОСТЬ, первый вход первого элемента РАВНОЗНАЧНОСТЬ...

Номер патента: 1265761

Опубликовано: 23.10.1986

Автор: Бондаренко

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...реализуемой логической Формуле: Б = аЬсчарчЬруч сручау; и согласно приведенной таблице истинности одноразрядного сумматора. Формула и э обретения Одноразрядный сумматор, содержащий элементы И, ИЛИ, НЕ, причем выходы первого, второго и третьего элементов И соединены с входами первого элемента ИЛИ, выход которого является выходом переноса сумматора, выходы четвертого, пятого, шестого, седьмого и восьмого элемен 5 1 О 15 20 25 30 тов И соединены с входами второго,элемента ИЛИ, выход которого соединен с выходом суммы сумматора,входы первого и второго операндовсумматора соединены с входами первого элемента И, входы первого итретьего операндов сумматора соединены с входами второго элемента И,входы второго и третьего операндовсумматора...

Номер патента: 1275430

Опубликовано: 07.12.1986

Автор: Журкин

МПК: G06F 7/50

Метки: инжекционных, одноразрядный, сумматор, элементах

...1 О переноса, На чертеже показаны также контрольные точки 11-19. Пороговые детекторы и токовые отражатели выполнены/на и-р-и"транзисторах с инжекционным питанием в цепь базы, При этом на выходе 9 реализуется функция 1 сзначной суммы трех операндов, а на выходе 10 - функция двузначного переноса. Два из трех входных операндов являются Е-значными, а третий, в качестве которого подается входной перенос, - двузначным.При произвольном К в базы транзисторов, образующих токовые отражатели 15 Одноразрядный сумматор для К 4 работает следующим образом. Входные сигналы операндов на входах 1 и 2 принимают значения из ал фавита Е = ( 0,1,2,3), а на входе 3,обозначающем перенос из предыдущегоразряда, принимают значения из Е==0,1 . Тогда...

Номер патента: 1277096

Опубликовано: 15.12.1986

Автор: Журкин

МПК: G06F 7/50

Метки: инжекционных, одноразрядный, сумматор, элементах

...питанием н цепь базы.При 1-4 в базы транзисторов образующих токовые отражатели 4-6 и пороговые детекторы 7 и 8, инжектируются токи, соответствующие 7, 3, ,4. 4и 1 единицамПри произвольном к в базы транзисторов должны инжектироваться токи,соответствующие 21 к, 1-1, 1 с, К иединицам,Для насыщения соответствующеготранзистора необходим входнои ток35в одну единицу При этом токовыйотражатель своим выходом может отводить инжекционныи ток с входа последующего элемента, равный току, поступающему на его вход, а открытый4 впороговый детектор может отводитьвесь инжекционный ток с входа по"следующего элемента,Одноразрядный сумматор для Кработает следующим образом.45На входах 1 и 2 операнцы принимают все возможные значения из множества Е...

Номер патента: 1287267

Опубликовано: 30.01.1987

Авторы: Быков, Гусаков, Корягин

МПК: H03K 5/24

Метки: компаратор, мдп, одноразрядный, транзисторах

...4, 7 соответственно, третья .выходная шина 17 подключена к затворам шестого, восьмого транзисторов 6, 8, истокам первого, девятого транзисторов 1, 15, четвертая выходная шина 18 у подключена к затворам второго, третьего транзисторов 2, 3 и стокам пятого, десятого транзисторов 5, 16.Устройство работает следующим образом. 55На шины 9, 10 подключаются "плюс" и ,минус источников питания соответственно. Потенциалы плюса" и минуса источника питания принимаются соответственно за "1" и "О".Входные сигналы подаются на шины 13 и 14. На транзисторах 1, 15 и 5, 16 образованы инверторы для этих сигналов а выходными шинами 17, 18, Одновременно транзисторы 1 и 5 являются транзисторами, входящими в схемы элементов ИЛИ-НЕ с выходными шинами 11, 12....

Номер патента: 1312566

Опубликовано: 23.05.1987

Автор: Журкин

МПК: G06F 7/50

Метки: к-значный, одноразрядный, сумматор

...схеме токового суммирования, первый и второй выходы второго порогового детектора соединены с входами пятого и шестого токовых отражателей, выход пятого токового отражателя соединен с входом седьмого токового отражателя, выход которого соединен с выходом третьего токового отражателя и подключен к входу четвертого токового отражателя, выход шестого токо-вого отражателя соединен с выходом первого токового отражателя, выход четвертого токового отражателя подключен к входу восьмого токового отражателя, выход которого соединен с выходом суммы сумматора. Входной Значения тока в точках схемы 30 32 3 0 3,5 7,5 4 0 0 4 3 2 0 2,5 1 0 15 0 О 0,5 6,5 4 О 0 4 2 5,5 4 0 0 4 1 1 4,5 4 0 0 4 О 1 1 131256Изобретение относится к вычислительной технике и...

Номер патента: 1325465

Опубликовано: 23.07.1987

Авторы: Варшавский, Мараховский, Тимохин, Цирлин

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...открывающее этот транзистор, а на затворе транзистора 5 - нулевое, в результате чего последний закрыт ина выходе переноса единичное значение(С;= 1). Из этого следует, что на выходе переноса реализуется логическая функцияС;=х;у;/ С; ЬО+у).На затворе транзистора 12, как и на затворе транзистора 6, единичное значение появляется только тогда, когда на обоих входах слагаемых имеются либо нулевые, либоединичные значения (х;= у;=0 или х;===у;= 1). При этом транзистор 12 открыт иединичное значение на выходе суммы (Я;= 1возможно только в случае, если на входе переноса также имеется единичное значение 15 20 25 30 35 40 45 50(С; = 1). Если на затворе транзистора 12 имеется нулевое значение и он закрыт, что возможно при нулевом значении на...

Номер патента: 1335982

Опубликовано: 07.09.1987

Авторы: Ерохин, Рогозов, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель

...транзистора 8, который откроется так как с его базы отбирает)ся 2 1 (его базовый ток равенО2,5 1,) . Отпирание транзистора 8 шунтирует выход транзистора 4 и на выходной шине суммы (разности) появится сигнал Я = М = О. С базы транзистора 6 будет отбираться один дискрет тока, поэтому он закроется (Р 4 = 1), транзистор 7 будет также закрыт, так как с его базы отбирается ток, равный 3 1, (2 а+ Ь, ). Закрытый транзистор 7 не будет оказывать влияние на состояние транзистора 9, поэтому он откроется ,так как с его базы отбирается ток,равный (а, + Ь,) двум дискретам.Открытый транзистор 9 приводит к появлению выходного сигнала заема Ч, =О, т.е. при а, := Ь, = 1; Р;(Ч;) = 0; М = Б = 0 Р = 1 Ч = О.5982 которого соединен с выходом переноми...

Номер патента: 1357945

Опубликовано: 07.12.1987

Авторы: Варшавский, Мараховский, Тимохин, Цирлин

МПК: G06F 7/50

Метки: моп-транзисторах, одноразрядный, сумматор

...(С; = 0). При единичном значении на входах обоих слагаемых (Х= У; = 1) на затворе транзистора 8, как и на затворе транзистора 5, имеется единичное значение и он открыт, но из-за того, что такое же значение имеется и на стокеэтого транзистора, это не вызывает уменьшения значения на выходе переноса. Теперь при нулевом значении на выходе суммы, что возможно только при нулевом значении на входе переноса (С ,= 0), транзистор 9 закрыт и на выходе переноса единичное значение (С; = 1), При единичном значении на выходе суммы (Я; = 1), возможным только при единичном значении на входе переноса (С.,= 1),транзистор 9 открыт, но закрыт транзистор 10, на затворе которого имеется нулевое значение, вследствие того, что транзистор .7 открыт...

Номер патента: 1368875

Опубликовано: 23.01.1988

Авторы: Авгуль, Мищенко, Татур, Терешко, Федченко

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель

...функция, соответствующая значению суммы-разрядности в д-м двоичном разряде, на выходе 15 логическая функция, соответствующая сигналу переноса-заема в (+1)-й разряд.Коды настроек на выполнение восьми арифметических операций приведены в таблице.Достоинством предлагаемого устройства являются широкие функциональные возможности, простая конструкция, однородная структура и высокое быстродействие. 2 ормула изобретенияОдноразрядный сумматор-вычитатель, содержащий элементы РАВНОЗНАЧНОСТЬ, причем вход -го разряда первого операнда сумматора-вычитателя, д=1, п, п-разрядность операндов соединен с первым входом первого элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с первым настроечным входом сумматора-вычитателя, а выход соединен с...