Патенты с меткой «двоичный»

Номер патента: 1264166

Опубликовано: 15.10.1986

Автор: Шалыто

МПК: G06F 7/50

Метки: двоичный, комбинационный, сумматор-вычитатель

...ас - управлякиций сигнал,Х - сумма или разность, Г, - пере"нос или последующий заем,Устройство функционирует следующим образом,При подаче на третий вход константы О (х =О) устройство реализует одноразрядный сумматор для прямыхвходовЕ =х+х +хМ 1 а=(х дх )х /хх1 1 2Таким образом, одноразрядный сумматор может быть реализован на четырех элементах НЕРАВНОЗНАЧНОСТЬ и одном элементе И.При подаче на третий вход константы 1 (Хз 1) устройство реализует одноразрядный вычитатель для прямых кодов=(х,нх )х х, х Одноразрядный вычитатель может быть реализован на четырех элементах НЕРАВНОЗНАЧНОСТЬ и одном элементе ИЛИ.В предлагаемом сумматоре-вычитателе достигается компромисс между однородностью элементного состава и сложностью - все элементы...

Номер патента: 1272503

Опубликовано: 23.11.1986

Авторы: Голубцов, Ершова, Пархоменко, Харламов

МПК: H03K 23/58

Метки: двоичный, счетчик

...элемент И 14, пер О вйй элемент ИЛИ 10.2 поступает на счетньгй вход триггера 5.3 третьего разряда. Значение состояния (и его изменения) выхода триггера 5.3 третьего разряда поступает через откры тую вторую группу входов элементаИ-ИЛИ 7,2 на второй выход 20 (Я) счетчика и не поступает на выход 21 503 4(Й), так как первая группа входов элемента И-ИЛИ 7.3 закрыта. Одновременно значения выхода триггера 5,3 через элементы И 12,3 и ИЛИ 10,3 поступают на счетньп вход триггера 5,4 четвертого разряда, значения выходов (и изменения) которого поступают через открытую вторую группу входов элемента И-ИЛИ 7.3 на выход 21 (Цз) и не поступают через закрытую первую группу входов элемента И-ИЛИ 7.4 на выход 22 (Я,), Значение состояний (и их...

Номер патента: 1282321

Опубликовано: 07.01.1987

Авторы: Каплан, Радугин

МПК: H03K 23/60

Метки: двоичный, счетчик

...на входе формирователя 2 переноса. На выходе элемента И-НЕ бустановится высокий уровень напряжения,Таким образом, следуюший счетныйимпульс на входе устройства 7 не вызовет срабатывания триггеров последующих разрядов.Если триггер 1 находится в единичном состоянии, то на затворе транзистора 3 действует напряжение высокого уровня, а на затворах транзисторов 4,5 и 12 - напряжение низкогоуровня. Транзисторы 3, 4 и 12 открыты, а транзистор 5 закрыт. Следова в .тельно, работа формирователя 2 переноса будет зависеть от уровня напряжения, действующего на входе формирователя 2 переноса.1(огда на входе Формирователя 2 переноса низкий уровень, он поступаетчерез открытые транзисторы 3 и 4 навыход формирователя 2 переноса, второй вход элемента...

Номер патента: 1283757

Опубликовано: 15.01.1987

Авторы: Альпин, Захаров, Салимов

МПК: G06F 7/58

Метки: вероятностный, двоичный, управляемый, элемент

...производится за К тактов. В тактированный момент времени по входу 11 поступает значение кода, а по входу 12 - синхроимпульс, Запускается источник 1 случайных чисел и через интервал времени, определяемый временем элемента 6 задержки, выдается импульс считывания через открытый элемент И 7 в блок 3 памяти. Этот же импульс считывания одновременно поступает в счетчик 10. Из блока памяти код состояния Б поступает на выход дешифратора 4, при этом состоянию Бсоответствует нулевой потенциал на обоих выходах дешифратора, состоянию Б - единичный потенциал на выходе дешифратора 4, соединенного с элементом 9 ИЛИ, состоянию Бд - единичный потенциал на выходе дешифратора 4, соединенного с элементами 5 и 9, Состояния Б и Б переводят триггер 8 в...

Номер патента: 1283978

Опубликовано: 15.01.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...каждом такте обра- . Кбатывается К его десятичных цифр, причем они предварительно преобразуются из двоично-десятичного кода н более компактный двоичный ь 1 д. Поскольку двоичное значение д-ой К- разрядной группы десятичных цифр может быть представлено н виде (А + В ) 7., где А и В, - перваяфи вторая части двоичного значения .-ой группы десятичных цифр, аее вес, то преобразование этой группы десятичных цифр представляет собой суммирование двух двоичных эквивалентов значений А. Ъ и В. 7.1с суммой предыдущих эквивалентон.Рассмотрим работу предлагаемого преобразователя при К = 3.Перед началом преобразования устанавливаются в ноль триггеры входного регистра 1, переключателя 2 эквивалентов и накапливающего сумматора 5 (эти цепи установки на...

Номер патента: 1283979

Опубликовано: 15.01.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...шифратором 8, 30Преобразование целых двоично-десятичных чисел осуществляется следующим образом.До прихода первого управляющего импульса все триггеры преобразовате ля устанавливаются в О (цепи установки в "0" на Фиг,1 не показаны), Сигналы на выходах,16 - 19 блока 7 управления согласно закону его функционирования (табл,2) также устанав ,ливаются в "0", при этом на выходе коммутатора 3 устанавливаются нули. Значение первой младшей двоично-десятичной цифры через вход 11 пгеобразователя и сумматор 5 поступает на вход шифратора 8, на выходе которого согласно его таблице истинности (табл.2) вырабатывается двухразрядный код младшей части адреса двоичного эквивалента для преобразования первой десятичной цифры, Первый управляющий импульс,...

Номер патента: 1285604

Опубликовано: 23.01.1987

Авторы: Лопато, Тукаль, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...ды этого сумматора поступает произведение, образованное в блоке 4 умно жения в виде двух слагаемых А и В. С помощью сумматора 15 трехрядный двоичный код преобразуется к двухрядному и записывается в регистр 14.Преобразователь работает следующим образом.Пусть в исходном состоянии регист 14 сумматора 5 обнулен, а счетчик 1 установлен в некоторое начальное состояние (например, в нуль), по зна чению которого из блока 3 считывается нулевой двоичный код (цепи начальной установки не показаны).С приходом первого импульса на тактовый вход 6 преобразователя в регистр 14 сумматора 5 записывается нулевой код, в регистр 2 тетрады с информационного входа 7 преобразователя заносится значение ш-й, самой старшей десятичной цифры преобразуемого числа, а...

Номер патента: 1287283

Опубликовано: 30.01.1987

Автор: Климашев

МПК: H03K 23/74

Метки: двоичный, информацией, неразрушающейся, счетчик

...им пульсное питание поступает на раэмыкающие обмотки, и состояние дистанционного переключателя 9 не изменяется.Второй импульс Т 1 с шины 13 пос тупает через замыкающий контакт контактной группы 12 дистанционного переключателя 8 на размыкающую обмотку дистанционного переключателя 7 первого разряда, в результате чего переключающие контакты контактных групп О и 14 и дистанционного переключателя 7 возвращаются в исходное положение. При этом возникает сигнал переноса в следующий разряд. 20Дистанционный переключатель 7 второй разрядной ячейки срабатывает па замыкающей обмотке, и контактные группы 10 и 4 замыкают свои замыкающие контакты. На кодовых выходах 11 устанавливается код 010. Затем второй импульс Т 2 обеспечивает срабатывание...

Номер патента: 1292187

Опубликовано: 23.02.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...значений второго,третьего и четвертого разрядов Б, два первых из которых в этом такте участвуют в вычислении на сумматоре 1 Значения второго и третьего разрядов, вырабатываемые во втором такте, участвуют в этом же такте в образовании Бзначения трех разрядов. которого (Б , Я, и Б ) снимаются са э, гвыхода 7. После выполнения второго4 .такта в регистры 2 гэ заносятся Б, Б, Я, где 1 с=2,3,4 соответственно, а также значения выходных переносов из сумматоров 1 - 1 для вычисления на них в третьем такте значений трех7 б 6 следуюших разрядов Б, Б, Я, где 3=1.,2,3. В регистр 2 г с входа 6 записывается нулевая информация.В третьем такте на сумматорах 1, -вычисляются величинызС выхода 7 при этом снимаются величины Я Б Я В конце третьего7 6такта...

Номер патента: 1292188

Опубликовано: 23.02.1987

Автор: Омельченко

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, код, кода

...и третьего 20 элементов задержки на:второй 2,третий 13 и четвертый 14 элементы И. Первый, второй, третий и четвертый элементы И ксммутнруются соответствующими разрядами регистраО. Едддддичддсе состояние разряда регистра 10 разрешает прохождение соответствующего двсичногс эквивалента разряда тетрады. Нулевое состояние разряда запрещает прахажденйе двоичпагс эквивалента. Двоичный эквивалент, соответствующий младшему разряду тетрады, с выхода первого элемента И 8 поступает на первый вход первого двоичнага сумматора 15 и суммируется с эквивалентам, у которого ВР представ - ляет собой "2". Так как тетрада вслучае двоична-десятичнага числа неможет одновременно содержать единицу в разрядах, соответствующих весам 4 дд 8, то двор;чтец,д 1 завив...

Номер патента: 1300640

Опубликовано: 30.03.1987

Авторы: Жалковский, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...параллельным кодом на вход сдвигателя 3, Одновременно с этим в блоке 7 управления сдвигом по значению двоично-десятичной тетрады, записанной в регистре 6 тетрады, и предыдущему признаку длинного цикла преобразования, хранимому в триггере 9, на выходе 37 вырабатывается потенциал переноса в соседнюю старшую тетраду, на выходах 36-34 образуются потенциалы сдвига на 0,1 или 2 разряда влево соответственно (если все потенциалы нулевые, то на выходе сдвигателя 3 обеспечиваются нули), на выходе 33 формируется потенциал выбора режима работы накапливающего сумматора 4 ("0" - сложение, "1" - вычитание), а на выходе 38 - потенциал признака длинного цикла преобразования для обрабатываемой тетрады (табл.1).В соответствии со значением сигналов на...

Номер патента: 1300641

Опубликовано: 30.03.1987

Автор: Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода, преобразования

...блока5 преобразования на ПЗУ для случая,когда в каждом такте работы устройства преобразуются две цифры десятичного операнда и шесть цифр двоичногооперанда, т.е, когда Р = 2 и 1 = б,В качестве ПЗУ применены ИС 500 РЕ 149емкостью 256 х 4. В режиме преобразования двоично-десятичного кода вдвоичный с разрешения сигнала навходе 7 устройства выбирается информация из ПЗУ 13, 13 , а в случаеобратного преобразования - из ПЗУ13 , 13 , , Выходу ПЗУ 13 , 13 и13 , 13 объединены "монтажным ИЛИ".ЗфВ табл. 1 приведен порядок записиинформации в ПЗУ 13, 133 ав табл,2 - порядок записи информации 20в ПЗУ 13 и 13Работу устройства рассмотрим вдвух режимах,Преобразование двоично-десятичного кода в двоичный. В исходном состо янин на вход 7 задания режима...

Номер патента: 1315973

Опубликовано: 07.06.1987

Автор: Жеребятьев

МПК: G06F 7/62, H03M 1/50

Метки: временного, двоичный, интервала, код

...нормализованный кодмантиссы числа, с выхода 22 - отрицательный знак порядка, а с выхода20 - величина порядка. Если временной интервал продолжительный, топроисходит переполнение п-разрядногосчетчика 3. Импульс переполнения си-го разряда счетчика поступает через элемент ИЛИ 15 на вход управле"ния сдвигом регистра 4 и устанавливает единицу в следующем (первом)разряде и копь - в предыдущем млад-шем разряде. Этот же импульс черезэлемент 16 задержки поступает навход старшего разряда счетчика 3 иустанавливает его в единицу.50 55 Если в это время на вхоц 19 преобразователя поступает импульс конца временного интервала, то триггер 7 устанавливается в ноль, элемент И 12 закрывается, счет импульсов счетчиком 3 прекращается, триггер 8 устанавливается...

Номер патента: 1317662

Опубликовано: 15.06.1987

Авторы: Гришин, Орехов, Тябин

МПК: H03M 7/12

Метки: двоичный, код, кода, унитарного

...между собой, что позволяет при выдаче выходного преобразуемого кода его вновь записывать в регистр 2.В качестве формирователя одиночного импульса 4 может быть использован любой формирователь, обеспе чивающий по фронту запускающего сигнала на первом выходе импульс положительной полярности длительностью, равной длительности импульса на тактоном входе 10 (фиг. 2 а), а на втором выходе - импульс, фронт которого должен опережать Фронт импульса на первом выходе, а спад его должен быть задержан относительно спада импульса на втором выходе (фиг. 2 в,г). Генератор серий импульсов 5 предназначен для формирования К импульсов, синхронных с сигналами на входе .10 и задержкой первого импульса серии не менее чем на период сигнала на входе...

Номер патента: 1325709

Опубликовано: 23.07.1987

Авторы: Кожухова, Титков

МПК: H03M 7/14

Метки: двоичный, код, кода, позиционный, унитарного

...содержащий первый регистр, информационные входы которого являются информационными входами преобразователя, и тактовый генератор, первый выход которого соединен с тактовым входом второго регистра, о т ли ч а ю щ и й с я тем, что, с целью упрощения преобразователя, в Изобретение относится к информаци- ший разряд в единичное, а все млад-. онно-измерительной технике и предназначено для преобразования унитарногокода в двоичный позиционный код пара- .ливается двоичный номер 16-го разря 5ллельного и последовательного типов.Цель изобретения - упрощение преобразователя.На фиг.1 приведена функциональнаясхема преобразователя; на фиг.2 - вре менные )диаграммы, поясняющие его работу.Преобразователь содержит первыйрегистр 1 сдвига, мультиплексор...

Номер патента: 1335984

Опубликовано: 07.09.1987

Авторы: Рогозов, Чернов

МПК: G06F 7/52

Метки: двоичный, двухразрядный, инжекционного, типа, умножитель

...будут рагны единице 1 , поэтому с баз пороговых детекторов 7 и 11 будет отбираться ток, равный единице 1 , а так как в базы этих транзисторов инжектируются токи 0,51 то они закроются. Следовательно, на выходных шинах 18 и 19 будем иметь сигнал высокого логического уровня: 5=8,=1, 8=хУ,=О (так как х,=О), а Б =х, х, лу у =0 (так как х =0).Поэтому результат умножения двух частей (10) =2 , и (11), =3, равен (848 8,5)=(0110), -6 .Ес.пи все входные сигналы равны нулю: х,=х =у,=у=1, то пороговые детекторы 8 и 12 и отражатели 5,6,9, 10 тока будут закрыты (их коллекторные токи равны нулю), следовательно с баз пороговых детекторов 7 и 11 ток отбираться не будет. Поэтому транзисторы 7 и 11 откроются: Я=8,=8 =5 =-О.Аналогичным образом можно...

Номер патента: 1336250

Опубликовано: 07.09.1987

Авторы: Бондаренко, Эйдельман

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...Формула изобретения Преобразователь двоична-десятичного кода в двоичцьгй, содержаший) )10 5 О 55 ер вгй . вт О")ОЙ и третий дн си) ) ые сум маторы н первый., второй и третий элементы ИЛИ, причем вход первого (младшего) разряда младшей тетрады входного кода преобразователя соединен непосредственно с выходом первого разряда выходного кода преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в преобразователе. вход второго разряда младшей тетрады входного кода преобразователя подключен к первому входу первого разряда третьего сумматора, первые входы второго, третьего и четвертогс разрядов которого соединены с выходами первого и второго разрядов и выходом переноса второго сумматора входы третьего и четвертого...

Номер патента: 1377973

Опубликовано: 28.02.1988

Автор: Карасев

МПК: H02K 24/00

Метки: бесконтактный, датчик, двоичный, двухфазный, многополюсный

...- 0,236 + 0,236 + 0,38 р для выделения косинусной пятой - с обмотками 6-10; 50+0,2 + 0,2 + 0,2 + 0,2 + 0,2.Для образования двухфазного напряжения с типичной зависимостью фаз вида включения с обмотками 6-10:Для У . +0,80-0,20-0,20-0,20-0,20-0,20 (7)Для Б д - включения с обмотками 7-10:0,144-0,616-0,616+0,144 (8)Для образования синусоидальногодвухфазного напряжения практическибез наличия высших пространственныхгармоник в обеих фазах для Б применяем включение с обмотками 6-10:+0,233-0,375+0,375-0,233 , (10)Здесь всюду коэффициенты деленияподобраны так, что угловая амплитудавыходного фазового напряжения равнаугловой амплитуде напряжения измерительной обмотки.При отрицательном коэффициентеделения выход делителя напряженияподключен к...

Номер патента: 1411736

Опубликовано: 23.07.1988

Автор: Дьяченко

МПК: G06F 7/50

Метки: двоичный, одноразрядный, сумматор

...выход 11 сигнала генерации переноса, выход 12 сигнала переноса,вход 13 управления режимом работы,В представленной схеме подаваемый 25на вход 6 первый операнд эадан в прямой форме А, подаваемый на вход 7второй операнд задан в инверсной форме В, а подаваемый на вход 8 переносзадан в прямой форме С, в связи счем узел 1 выполнен на псслецовательно включенных элементах РАВНОЗНАЧНОСТЬ 14 и НЕРАВНОЗНАЧНОСТЬ 15, узел2 - на элементе И-НЕ 16, узел 3 - на,элементе ИЛ 1-НЕ 17 узел 5 - на эле 335менте НЕРАВНОЗНАЧНОСТЪ 18.Сумматор работает следующим образом.При подаче на вход 13 сигнала Я=1выполняется операция "А плюс В", гдеоперанды А и В представлены в прямыхкодах. При Я=О сумматор выполняетоперацию "А минус В" также в прямыхкодах. Одноразрядный...

Номер патента: 1432789

Опубликовано: 23.10.1988

Авторы: Замчевский, Звенигородская, Соляниченко, Стахов, Тарасова

МПК: H03M 13/23

Метки: двоичный, код, кода, фибоначчи

...появляется хотя бы одна иэзапрещенных комбинаций, на выходе дешифратора 5 появляется сигнал, свидетельствующий о нарушении формы представления входной кодовой посылки, иэтот сигнал поступает на контрольныйвыход 12 преобразователя, а также навход элемента ИЛИ 4, по которому происходит обнуление накапливающего сумматора 3, запись числа и/4. в счетчикб и повторная запись и-разрядной посылки 1-кода Фибоначчи в регистр 1.При правильной входной кодовой посылке в зависимости от установившегося кода на выходе блока 2 постояннойпамяти появляется двоичный эквивалент веса четырех разрядов 1-кода Фибоначчи с ИОО, который поступает навход накапливающего сумматора 3,Передним фронтом тактирующего импульса происходит запись...

Номер патента: 1444956

Опубликовано: 15.12.1988

Авторы: Борисенко, Куно, Соловей

МПК: H03M 7/00

Метки: двоичный, код, кода, равновесного

...для входной кодовой комбинации с постоянным весом 011100, которой соответствует биномиальная кодовая комбинация 01110, Процедура преобразования выполняется для 2, 3 и 4 разря дов поскольку 1 и 5 разряды нулевые.Сумматоры 2. 2-2.4 подсчитывают количество единиц о в старших разрядах. Сумматоры 3,2-3.4 подсчитывают контрольное число К-с 1 в своих разрядах. 30 Поскольку 5-й разряд нулевой, на входах сумматоров 2.4 и 3.4, соединенньж с выходами сумматора 2.5, присутствует нулевой сигнал. На другой вход сумматора 2.4 и на выход 14 блока 4,4 считывания поступает единич 35 ный сигнал с выхода четвертого разряда блокЪ 1. На другие входы сумматора 3.4 поступает контрольное число К = 3. На вторых выходах суммато ра 34 появляется контрольное...

Номер патента: 1456897

Опубликовано: 07.02.1989

Авторы: Лапидус, Малинин, Медников, Нечаевский

МПК: G01R 25/00

Метки: двоичный, код, преобразования, сдвига, фаз

...которым запускает формирователь 15 временных интервалов и переводит управляющий автомат 21 в состояние Ь 4 (фиг. 2)Кгде 2 - коэффициент деления дели 2телей 13 и 19,После окончания такта(момент фиг. 2 д) на первом выходе компаратора 20 формируется единица, на втором выходе - нуль (момент фиг. 2 ж,з). Управляющий автомат 21 анализируя сигналы Х и Х на своих 97В этом состоянии управляющий автомат на втором выходе генерирует сигнал У-, который, проходя через открытый элемент И 17, замыкает ключО. Таким образом, на вход интегратора 14 прямого и обратного интегриро-вания в течение фиксированного ин-. тервала времени(в данном случае выбрано и = 4) поступает напряжение (-Пт 1) с выхода инвертора 13 (моменты й -с, фиг. 2 д)причем...

Номер патента: 1467553

Опубликовано: 23.03.1989

Авторы: Полянский, Тющенко, Хабибуллаев

МПК: G06F 7/50

Метки: двоичный, комбинационный, одноразрядный, сумматор

...обретения Одноразрядный комбинационный двоичный сумматор, содержащий четы х у с 1 2 3 4 5 б с 8 О О О 1 О 1 1 ОО 1О1 О 1 1 О О О О 1 1 О О, 1 1 О 1 1 1 О 1 О 1 1 1О1 1 1 О 1 1 О 1 1 1 1 1 1 1 11 О 1 1 1 1 1 1 О 1 1 1 1 1 О 1 1 О О 1 О О, 11 1 О О 1 О О 1 1 1 1Составитель А.Клюев Техред А.Кравчук Корректор М.ПожоЪ Редактор В.Данко Заказ 1196/45 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 В таблице представлены состояния на выходах элементов и на выходах переноса с и суммы Б сумматора в1зависимости от состояния на его входах: первого операнда х, второго операнда у и переноса...

Номер патента: 1478336

Опубликовано: 07.05.1989

Авторы: Архангельский, Житов, Овчинников

МПК: H03M 5/12

Метки: двоичный, кода, нулевого, относительного

...сигналаначальной установки импульса Х первыйтриггер 11 переключается в состояние"1", что соответствует переходу пографу 0- 1, На выходе первого разряда дешифратора 14 возникает единичныйпотенциал, на остальных выходах -нулевой, На выходе элемента ИЛИ 20восстанавливается нулевой потенциал,на выходе элемента ИЛИ 21 - единичный,и по срезу второго импульса Хв состояние "1" переключается третий 35триггер 13. На графе происходит переход 1 -5, Поскольку временной интервал между первым и вторым импульсами Х составляет Т 1/2, счетчик 4не успеет за это.время отсчитать п 40импульсов периода Т 2, и импульсныйсигнал У на входе 28 блока 2 не возникнет,Под воздействием 3-го и 4-го импульсов Х, следующих с тем же временным интервалом в полпериода...

Номер патента: 1501048

Опубликовано: 15.08.1989

Авторы: Криворучко, Рогозов, Тяжкун, Чернов

МПК: G06F 7/52

Метки: двоичный, двухразрядный, умножитель

...и-р-и-транзистор 8, инверсныевходы разрядов первого х, х ивторого у у операндов и выходыразрядов произведения Б, , Б. 20Умножитель работает следующимобразом.На входы х х и у у подаются инверсные значения разрядовсомножителей. При этом в соответствии с принципами работы схем ИЛ-ло-гики на базе транзистора 5 формируется сигнал, описываемый логическимвыражением ху на базе транзистора6 - сигнал х,у, на базе транзисто- Зора 7 - сигнал х у, х у, на базетранзистора 8 - сигнал ху ху, ., В результате на выходах разрядовпроизведения умножителя. формируют,ся сигналы, описываемые следующимилогическими ныоаженияьи;ху Формула изобретения Двухразрядный двоичный умножите;ь содержащий восемь и-р-и-транэ то он,3но первого и второго...

Номер патента: 1501278

Опубликовано: 15.08.1989

Авторы: Жалковский, Шостак, Шпаков

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода, реверсивный

...2, - 2, осуществляется потенциалом с входа 7 устройства,Коммутаторы 3- 3 предназначеныдля передачи на входы множителя сумматоров 1, - 1значений либо двоично-десятичных (с входа 5 устройства),либо двоичных констант (с входа 6устройства), Управление работой коммутаторов 3, - 3, осуществляется потенциалом с входа 7 преобразователя,1501278 ца передачу двацчцо-десятичцых констант 64 с входа 5 устройства. На каждый из входов 4, - 4 подается по 5шесть двоичных разрядов преобразуемого числа (на вход 4, - самые старшиешесть разрядов на вход 4 - сосед 1 2ние, младшие, шесть разрядов и т.д.).После срабатывания масштабирующихсумматоров 1, - 1на выходе 8 образуется двоичцо-десятичный код преобразованного числа,Формула изобретения5 Допустим, ч го...

Номер патента: 1508203

Опубликовано: 15.09.1989

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 5/00

Метки: двоичный, шифратор

...вычислительной технике и можетбыть использовано в системах обработки информации при реализации цифро 5вых вычислительных машин и элементовдискретной автоматики,Цель изобретения - упрощение шифратора,На чертеже показана Функциональная схема двоичного.шифратора,В качестве примера рассмотрен шифратор при ш=512.Шифратор содержит кнеполные шифраторы 1 и 2.и полные 2 -входовые шифраторы 3-5,.при этом неполный шифратор 1 и два полных шифратора 3 и 4образуют полный шестиразрядный шифратор б, входы неполного шифратора 2являются входами 7 устройства а выУходы 2 -входового полного шифратора2 к5 и 2 -входового полного шифратора6 образуют выходы 8 устройства,Полные 2 -входовые шифраторы 4 и 5 всовокупности образуют группу 9 полных 2 -входовых...

Номер патента: 1520666

Опубликовано: 07.11.1989

Авторы: Попцов, Таныгин

МПК: H03M 7/12

Метки: двоично, двоичный, двухдекадного, десятичного, кода

...указанных двоичныхкодов соответствует суммированиюдесятичных чисел А, В и С, таких,что А=а,+2 Я+4 О+ЗЬ+16 Ь;В=2 Ь,+4 Ь,+8 Ь,+16 Ь,+32 Ь,+64 Ь (3) 45 С=2 а 4 После несложных преобразований,с учетом выражений (1)-(3), получаютсредственно на выход 9 преобразователя. Далее, поскольку код 00000 а 0 вовсех разрядах, кроме второго, со-.держит нули, то его суммирование суказанными кодами можно выполнить,подав сигнал а на вход переноса сумматора 16. Величины 1 и Яполучаются при помощи сумматора 17. На выходесумматора 16 сигнал переноса не возникает при любых входных двоично-десятичных кодах. Поэтому для полученияв соответствии с выражениями (2) сигналов Я ивозможно использоватьсвободные третий и четвертый разрядымикросхемы четырехразрядного...

Номер патента: 1529444

Опубликовано: 15.12.1989

Авторы: Дьяченко, Селихов

МПК: H03K 23/40

Метки: двоичный, счетчик

...чей второй вход соединен с четвертым входом 47 Формирователя, а выход - с вторым выходом 48 формирователя.Двоичный счетчик работает следующим образом,На шину 9 подаются инверсные значения счетных сигналов. Триггер вкаждом разряде счетчика выполняетроль "делителя на два" частоты импульсов, поступающих на первую входную шину 5 расширения разряда. Уравнение счетного импульса, поступающего на вход триггера 1-го разряда,имеет следующий вид:,С,= С С,Я1=2 п, (1)где С, - счетные сигналы; Ц,,Ц;, -выходы счетных триггеров с первогопо (1-1)-й разряды. Для первого разряда С,= Со, Следовательно, счетныйимпульс на первую входную шину расширения 1-го разряда поступит одновременно с общим счетным сигналом Спри условии, что все предьдущие разряды...

Номер патента: 1529447

Опубликовано: 15.12.1989

Авторы: Голубцов, Захаров, Пархоменко, Харламов

МПК: H03K 23/58

Метки: двоичный, счетчик

...24.1 и 22, открытую вторую группу входов элемента 2-2 И-ИЛИ 12.2 - на счетный вход триггера 6.2. Состояние выхода триггера 6.2 через открытую первую группу входов элемента 2-2 И-ИЛИ 12.3 посту-, пает на счетный вход триггера 6.3, а состояние сигнала на его выходе через открытую первую группу входов элемента 2-2 И-ИЛИ 12.4 - на счетный вход триггера 6.4. Значение состояний (и их изменение) с выхода резервного триггера 6.5 на выход счетчи-ка в этом случае не поступает, так как вторая группа входов элемента 2-2 И-ИЛИ 14.4 закрыта.При отказе какого-либо основного триггера разряда на соответствующий вход данного разряда подается нулевой потенциал и данный триггер исклю чается из режима функционирования двоичного счетчика, при этом...