Устройство для сравнения двоичных чисел

(51) М. КР 06 ием заявки присоедин Государственной коцит Совета Министров ССС по делам изооретений н открытий(71) Заявит 51) УСТРО 1 СТВО ДЛЯ СРАВНЕН Изобретение относится к устройствам вычислительной техники, в частности к цифровым системам контроля и обработки информации.Известны устройства для сдв-нения следующих друг за другом чисел, заданных последовательностью импульсов, содержащие два счетных регистра с суммирующими и вычитаю-, щими счетными входами, линии задержки, инвертор и логические схемыРВ этих устройствах вход регистра С СуммируюЖИм входом Соеди- та нен со входом устройства через схе" му "И", второй вход которой связан через схему иНЕ" с выходом схемы "йШГ, а вход регистра с вычитающим входом соединен со Входом тот в ройства через схему "И", второй вход которой связан с Выхода схемы "ИЛИ", входы которой в свою очередь связаны с Выходами разрядов регистра с вычитающим входом,а ВХОДЫ ЭТИХ РаЗРЯДОВ СОЕДИНЕНЫ С выходами соответствующих разрядов регистра с с рующим входом через схемы " , Вторые входи которых через линйю задержки соединены со входом сигнала сброса регистра с вычитающим ВходамНаиболее существенным недостатком этих устройств является большое количество регистров, а соот ветственно и малая надежность,так как для получения наибольшего или наименьшего из следующих друг за другом чисел необходимо два отдельных устройства, выполняющих соответственные функции.Целью изобретения является устранение вышеуказанного недосттат ка. Для этого в предлагаемом устройстве первые входы третьего и четвертого элементов "И" подключет 1 тнт К ПЕрВОМу удраВЛявщЕМу ВХОду устройства, втОрой управляющий вход которого соединен с пятым зле46055реяудьтатом сравнения.При поступлении йа инФормационный вход устройства 7 следующегосравниваемого числа операция сравнения производится аналогично ирезультат сравнения всегда оказывается записанным в регистре 1,В случае, если разрешающий потенциал на первом управляющем входе 9 выборки наименьшего из следующих друг за другом чисел, то первое число, поступающее на информационный вход 7 через схемы 5и "ИЛИ" 6 записывается в регистр п,2. Импульс сброса, поступающий пос,ле числа на вход 8, переписываетсодержимое регистра 2 в регистр 1и устанавливает триггер 4 в единичное состояние и регистр 2 в нулевое.Ймпульсы, соответствующие следующему двоичйому числу поступаютна входы регистров 1 и 2 через схемы "И" 5 и "И" 5, "ИЛИ" ба соответственно, В случае, если поступающее число равно или больше записанного в регистр 1, то в тот моменткогда в разрядах регистра 1 будутнули, прекращается поступление импульсов очередности числа на входырегистров 1 и 2. Поступающий послеочередного числа сигнал сброса стирает содержимое регистра 1 и перезаписывает в ятот регистр двоичное " ;число, записанное в регистре 2, которое является результатом сравнения, и стирает содержимое регистра2.В результате в регистр 1 будетзаписано наименьшее из следующихдруг за другом чисел. ПРГД 1 БТ ИЗОБРЕТЕНИЯ 43ментом "Р .при ятом вторые взводыэлементов "И", подключены к информационному входу устройства, третьи входы четвертого и пятого элементов "И" соединены с соответств выходами первого элемента", третий вход третьего элемента "Иф подключен к инверсному выходу триггера, вход которого соединен со входом первого элемента задержки, при ятом выходы третьего четвертого и пятого элементов "И" через второй элемент "ИЛИ" подключены ко входу сложения второго регистра.Сущность изобретения поясняет ся чертежом.устройство для сравнения двоичных чисел содержит регистр 1 с вычитающим и регистр 2 с суммирующим счетным входами, линии задержки 3 триггер 4, логические схемы "И" 5,-5 и "ИЛИ" 6,р входы устройства 7-10,Устройство работает следующим образом.В йсходном состоянии регистры 1, 2 "свободны" и триггер 4 в нулевом состоянии. Если разрешающий потенциал на втором управляющем входе 10 выборки наибольшего из следующих друг за другом чисел, то первое число, поступающее на ийормрманионный вход 7 через схемы И 5 и "ИЛИ" 6, записывается в регистр 2. Импульс сброса, поступающий после числа на вход 8, переписывает содержимое регистра 2 в регистр 1 и устанавливает триггер 4 в единичное состояние.Импульсы, соответстве сле дующему числу, поступают через схему И" 5 на вычитающий вход регистра 1 и уменьшают его содержимое.Если это число окажется больше записываемого в регистрах, то в тот момент, когда в разрядах регистра 1 будут нули, прекращается поступление импульсов очередности числа на вход регистра 1 и остальные импульсы числа, соответствующие разности сравнйваещд двоичных чисел, поступают на суммирующий вход регистра 2, увеличивая его содержимое. Еслй второе число меньше первого или равно ему, то содержимое регистра 2 не изменится Поступающий после очередного числа сигнал сброс стирает содержимое регистра 1 и перезаписывает в этот регистр двоичное число, записанное в регистре 2, которое является Устройство для сравнения двоичных чисел, содержащее элементы "И", "ИЛИ", триггер, первый регистр, вход вычитания которого сое 5 о динен с выходом первого элемента"И", первый вход которого подключен к ийФормационному входу устройства, а вто вход - к первому выходу первого элемента "ИЛИ", входы коы торого соединены соответственно сразрядными выходами первого регистра, установочные входы которого соедйнены с выходами соответствующих элементов "И", первые входы которых подключенй соответственно к разрядным выходам второго регистра, а вторые входы - ко входу первого элемента задержки и к выходу44 второго элемента задержки, вход которого соединен со входом сброса устройства, выход первого элементазадержки соединен с первым входом второго элемента "И", соединенного со входами установки второго регистра, при этом второй вход второго элемента "И" подключен к первому управляющему входу устройства, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, первье входы третьего и четвертого адементов "И" подключены к первому управляющему входу устройства, второй управляющий вход которого соединен 60556с пятым адементом "И", три ятом вторые входы эдементов "И", подклю чены к информационному входу устройства, третьи входы четвертого и 5 пятого элементов "И" соединены ссоответствующими выходами первогоэлемента "ИЛИ" третий вход третье го алемента "И" подключен к инверс ному выходу триггера, вход которою го соединен со входом первого алемента задержки, при атом выходы третьего четвертого и пятого элементов "1" через второй алемент "ИЛИ" подключены ко входу сложения 15 второго регистра.С а ., ,-.СЕЧИНаРелд кор 3. ОСЬ,ф"Я Нех 1 шд 1, С 6 НИЕИ одиисное в СССР 11 р ививи 1 ятеис, Москва, Г Г 9, Ьерекковская иаб., 24 аида 811 1111111 Над, .к 1 О Ти ра ит ЫФ осуиарснениосо коыитеад Совета Мииисты делич идобретеиий и открьссий Москва, 11035, 1 аушская идб., 4