Устройство для сравнения двоичных чисел

Союз Советских Социвлистицеских Респубттик(61) Зависимое от авт, с (22) Заявлено р 0 с;тельств 21)1787779 соединением заявки Государственный комит Соаота Министров ССС оо делам изооретенийн открытий(72) Авторы изобретения Белорусский филиал Государственного научноисследовательского знергетического институтаим.Г.М,Кржиановского)7 СТРОИСТВО УЯ СРАВНЕНЖ РОИЧНЫХЧИСЕЛ Изобретение относится к области автоматики и вычислительнойтехники и может быть использованопри реализации технических средствЭЦВМ и систем дискретной автоматики бИзвестны устройства для сравнения, содержашие п частичныхсхем сравнения, каждая из которыхсостоит из схем анализа неравенства и схем попарного совпадения, 1 оэлементов задержки, триггеров,схем анализа на равенство и схемызапрета сравнения.Однако такие устройства имеютплохое соотношение на выходе сигнал/помеха, неоднородность структуры и большое количество входныхшин элементов,Предлагаемое устройство отличается тем, что в нем шины сравниваемых чйсел связаны с входамисхем попарного совпадения и свходами схем анализа неравенства,входы которых связаны с вцходацисхем попарного совпадения, вцходоцэлемента задержки и выходом схемы за 11 рета сравнения, Выходы схем ана лиза неравенства соединены с установочными входами триггеров, выходы которых связаны с входами схем запрета сравнения и схем анализа на равенство.Это позволяет упростить устройство.На чертеже показана блок-схема предлагаемого устройства.Устройство содержит 1 Й/к частичных схем сравнеййя, каждая из которых состоит из схемы 1 попарного совпадения, схем 2 и Я анализа неравенства элемента 4 задержки, триггеров и б, схем 7 и Ы зайрета сравнения, схемы Э анализа на равенство, и дешифратор 10.Устройство работает следующим образом.Шины сравниваемых а. -разрядных двоичнцх чисел А и В связаны с входаци частичных схем сравнения,Кащая част 11 ч 11 я схв;ла суав 11 ения СР:1 РпЧ Рант К ".- 3 РЯт 10 В,11 11 Ы СаИ 1 ИМ. -3мых чисел, по одной на каждый раз- ряд, подаются на схемы попарного совйадения и поотдельности на схемы анализа неравенства. Схемы 2 служат для выделения АВ, а схемы 3 - для выделения В ) А. При равенстве сравниваемых разрядов схемы попарнога совпадения формируют запрещающие потенциалы на входы обеих соответствующих схем анализа неравенства. В случае неравенства разрядов запрещающие потенциалы приходят из шин сравниваемых чисел только на одну из схем анализа неравенства.Злементы задержки формируют последовательность импульсов опроса по команде, разрешающей сравнение. Запуск элементов задержки в каждоИ из частичных схем сравнения осуществляются одновременно со стороны старших разрядов, Элементы 4 задерживают импульс опроса на время сравнения одного разряда, которое определяется временем прохождения импульса через три схемы.При неравенстве разрядов импульс опроса проходит одну из схем анализа, на которой отсутствует запрещающиИ потенциал. Этот импульс устанавливает триггер 5 или б з единичное состояние, а через схему 7 или 8 на вход всех схем анализа неравенства частичной схемы сравнения подается запрет на дальнейшее сравнение.Результаты неравенства в кажлой часты" ай схеме сравнения снимаются с триггеров 5 и б, а результаты равенства- со схемы 9 анализа на равейство; анализирующей состояния триггеров 5 и б,Дешифратор 10 предназначен для окончательного анализа результатов сравнения п /к частичных схем. Анализ осуществляется импульсом опроса с последнего элемента Ф задержки одной из частичных схем сравнения. ПРЕДМЕТ ИЗОБРЕТЕНИЯУстройство для сравнения двоичных чисел, содержащее /Ю частичных схем сравнения, каждая из которых состоит из схем анализа неравенства и схем попарного совпадения, элементов задержки, триггеров, схем анализа на равейство и схемы запрета сравнения, или= чаюаееся. тем, что, с целью упро- Фкия устройства,в нем шины сравниваемых чисел связаны с входами схем попарного совпадения и с входами схем анализа неравенства, входы которых связаны с выходами схем попарного совпадения, выходом элемента задержки и вйходом схемы запрета сравнения, причем выходы схем анализа неравенства связаны с установочными входами триггеров, выходы которых связаны с входами схем запрета сравнения и схем анализа на равенство.огвви 1 еа Г Рг бй 1 ОЫ Ре ак ПОг.К г 1 НЬО1 ехр а Е 1 1 рО