Датчик равномерно распределенных случайных чисел

(504 606 Г 7 58 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ФЯ еЗь"ДцВФСОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИКЯ 4 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Харьковский институт инженеров железнодорожного транспорта им. С. М. Кирова(54) ДАТЧИК РАВНОМЕРНО РАСПРЕДЕЛЕННЫХ СЛУЧАЙНЫХ ЧИСЕЛ(57) Изобретение относится к вычислительной технике и может быть использовано для испытания аппаратуры в качестве источника входного сигнала. Цель изобретения - упрощение датчика, Датчик содержит первичный источник 1 равномерно распределенных случайных чисел, схему 2 сравнения, счетчик 3, генератор 4 импульсов, элемент И 5, счетчик 6, регистры 7 - 9, группу элементов И 10, элемент ИЛИ 11, блок 12 синхронизации. Поставленная цель достигается за счет введения новых блоков и функциональных связей. 3 ил.или 2 =Л+КХ,40 где Формула изобрегекия 50 Изобретение относится к вычислительной технике, в частности к цифровым датчикам случайных чисел, и может быть использовано для испытания аппаратуры в качестве входного сигнала.Цель изобретения - упрощение датчика.На фиг, 1 представлена схема устройства; на фиг. 2 - схема блока синхронизации; на фиг, 3 - временная диаграмма сигналов, поясняющая работу блока синхронизации.Датчик содержит первичный источник 1 равномерно распределенных случайных чисел, схему 2 сравнения, счетчик 3, генератор 4 тактовых импульсов, элемент И 5, счетчик 6, регистры 7 - 9, группу элементов И 10, элемент ИЛИ 11 и блок 12 синхронизации.Блок 12 синхронизации состоит из одновибратора 13, элемента 14 задержки, эл;мента И 15 и триггера 16.Датчик работает следующим образом.С выхода источника 1 на первые входы схемы 2 сравнения поступает код случайного числа Х. На вторые входы схемы 2 сравнения поступает код из счетчика 3. В исходном состоянии эти коды одинаковы и равны 000. В случае равенства кодов на входах схемы 2 сравнения последняя с инверсного выхода выдает низкий потенциал на вход запроса блока 12, который своим вторым выходом запрещает прохождение импульсов с выхода генератора 4 через элемент И 5 на счетный вход счетчика 3. Когда коды на первом и втором входах схемы 2 сравнения не равны, то на инверсном выходе схемы 2 появляется высокий потенциал, по которому блок 12 вырабатывает сигналы, обнуляющие счетчики 3, 6 и открывающий элемент И 5 для прохождения импульсов с выхода генератора 4. Сигнал с второго выхода блока 1 подготавливает элементы И 10 группы к прохождению импульсов с разрядных входов счетчика 3.При поступлении на входы элементов И 10 группы числа импульсов, равного коду Х, на выходе элемента ИЛИ 11 получают число импульсов КХ. При равенстве кодов на первых и соот. ветствующих вторых входах схемы 2 сравнения последняя формирует высокий потенциал на прямом выходе и низкий потенциал на выходе, по которым блок 12 на своем втором выходе формирует запрещающий сигнал низкого уровня на втором входе элемента И 5. По этому сигналу. дальнейшее поступление импульсов на счетный вход счетчика 3 с выхода генератора 4 через элемент И 5 прекращается. Высокий потенциал на прямом выходе схемы 2 сравнения разрешает запись сформированного случайного числа Х с выхода счетчика 6 в регистр 9. Если в дальнейшем на выходе источника 1 появляется код следующей реализации случайного числа Х, то он сразу поступает на первые входы схемы 2 сравнения. На ее вторые входы поступает кодпредыдущей реализации случайного числа,Таким образом, на входах схемы 2 сравнения присутствуют разные коды, и циклповторяется.Работа датчика обеспечивается функцио 1 О нированием блока 12 синхронизации.Формирование последовательности управляющих сигналов производится при любой,смене кода Увыдаваемого источником 1равномерно распределенных чисел, за исключением кода Х=З,Допустим, коды, поступающие на входысхемы 2 сравнения, равны. В этом случае,на вход запуска блока 12 с инверсноговыхода схемы 2 сравнения поступает низкий потенциал, который устанавливает20 триггер 16 в состояние О. С выходатриггера 16 низкий потенциал как сигналЗапрет преобразования поступает на второй вход элемента И 5 и третьи входыэлементов И 10 группы.Формирование управляющих сигналов начинается с поступления на вход блока 12высокого потенциала с инверсного выходасхемь 1 сравнения. По переднему фронту этого сигнала запускается одновибратор 13, с выхода которого импульс поступает на вход элемента 14 задержки и каксигнал обнуление на первый выход блока 12. Кроме того, высокий потенциалсигнала как разрешающий, присутствует навтором входе элемента 15 И.Датчик работает, реализуя состно пение п - разрядность датчика.Датчик предназначен для выработки случайных чисел, равномерно распределенных в интервале от Л до В, причем, константы Л и К задаются кодами, записанными в регистры 7 и 8,Источник 1 генерирует случаиное число в интервале от 0 до 2 - 1. Датчик равномерно распределенных случайных чисел, содержащий первичный источник равномерно распределенных чисел, разрядные выходы которого соединены с 55 первой группой разрядных входов схемысравнения, генератор тактовых импульсов, выход которого соединен с первым входом элемента И, выход которого сседи3РИР/7,РВУпРанар Ч Составитель И. Сткая Техред И. ВересТираж 704твенного комитета СССР по де5, Москва, Ж - 35, Раушскаяполиграфическое предприятие,ляров Корректор В. Бутяга Подписное Редактор Л. ПчолинсЗаказ 5556/51ВНИИПИ Государс11303Производственноам изобретений и открыти наб., д. 4/5Ужгород, ул. Проектная, 4 нен со счетным входом первого счетчика, второй счетчик, информационный вход которого соединен с выходом первого регистра, выход второго счетчика соединен с информационным входом второго регистра, выход которого является выходом датчика, третий регистр и элемент ИЛИ, отличающийся тем, что, с целью упрощения датчика, в него введены блок синхронизации и группа элементов И, выходы которых соединены с входами элементов ИЛИ, выход которого соединен со счетным входом второго счетчика, вход обнуления которого соединен с первым выходом блока синхрониза 4ции и входом обнуления первого счетчика, разрядные выходы которого соединены с второй группой разрядных входов схемы сравнения и первыми входами элементов И группы, вторые входы элементов И группы соединены с соответствующими разрядными выходами третьего регистра, третьи входы элементов И группы соединены с вторым входом элемента И и подключены .к второму выходу блока синхронизации, вход за О пуска которого соединен с инверсным выходом схемы сравнения, прямой выход Равно которой соединен с входом синхронизации второго регистра.