Устройство для деления

ОЛ ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеслублик п 1 809176 ЖФфМи+с 61) Дополнительное к авт. ид-ву -22) Заявлено 28,06.79 (21) 2786744/18-2 исоеди и заявкисудерствеииый комитет СССР 3) П итет 28.02.8 ллетень8 аа деиам изобретений и открытийта опубликования описания 28.02.8 вторы. А. Китаев и Р. П. Михайлов изобретения ю тт,Опытное производственно-техническое предприятие по созд"йию, "наладке и вчедрению средств и систем автоматизации прокатногои трубного производства ОПТП Уралчерметавтоматика(7 ) Заявите 54) УСТРОИСТВО ДЛ ЕНИЯ Известно другое устройство,держит регистры делимого и де ки выявления нулевого состоян гистров, блок сравнения, реги триггеры управления, элементы буферный регистр, счетчик, и деление двух чисел, заданных дом 2. Однако это устройство и управлению, имеет бол паратуры и недостаточноекоторое солителя, блоия этих рестр памяти, И и ИЛИ,выполняет любым косложно по логике ьшой объем апбыстродействие. Изобретение относится к вычислительной технике и может быть использовано для обработки результатов измерений в составе автоматических систем управления и контроля.Известно устройство для деления, содержащее сумматор делимого, регистр делителя, сумматор частного, регистр сдвига, блоки передачи кодов, ключ, элемент ИЛИ 1.Однако это устройство выполняет операцию деления двух чисел в ограниченном диапазоне задаваемых позиционным двоиччым кодом операндов и недостаточно надежно в работе. Наиболее близким техническим решением к предлагаемому является устройство для деления, содержащее счетчик делимого, соединенный выходом с блоком фиксации окончания деления, буферный счетчик, к 5поразрядным выходам которого подключены сигнальными входами поразрядные элементы И, последовательно соединенные друг .с другом, распределитель импульсов, счетчик делителя, ключ, входы которого подключены к выходам п реполнения счетчика о делителя и буферного счетчика, а выход -ко входам счетчика частного и счетному входу триггера, коммутатор, элемент ИЛИ и два блока сравнения, состоящие из узлов поразрядного сравнения (групп элементов И), выход каждого из которых подключен к управляющему входу последующего узла поразрядного сравнения того же блока сравнения, входы первого и второго блоков сравнения подключены к поразрядным выходам счетчика делителя и буферного счетчика соответственно, а выходы через элемент ИЛИ подключены к управляющему входу коммутатора, информационный вход которого соединен с тактовой шиной устройства, а выходы подключены к пораз 8091761 о 15 20 25 рядным входам счетчиков делимого, делителя и буферного счетчика, выход триггера соединен с управляющими входами счетчика делителя и буферного счетчика 3.Недостатки известного устройства связаны с его схемным построением. При наличии в делителе хотя бы двух находящихся рядом нулей в процессе деления возникает сбой, так как одновременно срабатывают два (или больше - по количеству рядом стоящих нулей) соседних элемента И, а на вход распределителя через элемент ИЛИ поступает только один запускающий его сигнал, который подключает выход распределителя на следующий (очередной) разряд регистров делимого и делителя, в то время как его необходимо подключить к более старшему (ненулевому по значению делителя) разряду. Этот сбой вносит погрешность в результат деления. Кроме того, изза отсутствия в известном устройстве управления всеми поразрядными элементами И возможно (в начальный момент счета) появление помехи от элемента И младшего разряда регистра, работающего в направлении сложения или вычитания.При выполнении операций деления в известном устройстве только на один цикл вычитания необходимо 10 и счетных импульсов, где и - число десятичных разрядов регистра делителя (буферного регистра), а, следовательно, для выполнения всей операции в , 10 и гп импульсов, где гп - количество циклов вычитания в процессе деления двух чисел, равное значению частного.Цель изобретения - повышение быстродействия и точности устройства. Поставленная цель достигается тем, что в устройстве для деления, содержащем счетчик делимого, счетчик частного, блок задания делителя, блок фиксации окончания деления, буферный счетчик, блок сравнения и коммутатор, причем вход коммутатора соединен с тактовым входом устройства, а выходы соединены с соответствующими поразрядными входами буферного счетчика и счетчика делимого, выход которого соединен со входом блока фиксацииокончания деления, блок сравнения, состоящий из поразрядных узлов сравнения, первые входы которых соединены с соответствующими поразрядными выходами буферного счетчика, выход каждого поразрядного узла сравнения соединен с управляющим входом последующего поразрядного узла сравнения, вторые входы поразрядных узлов сравнения соединены с соответствующими поразрядными выходами блока задания делителя, выходы поразрядных узлов сравнения соединены с управляющими входами коммутатора, выход старшего поразрядного узла сравнения подключен ко входу счетчика частного и ко входу установки буферного счетчика. эо 35 40 45 50 55 4На чертеже приведена блок-схема устройства,Устройство для деления содержит тактовый вход 1, коммутатор 2 импульсов, счетчик 3 делимого, блок 4 фиксации окончания деления, буферный счетчик 5, блок 6 сравнения, блок 7 задания кода делителя и счетчик 8 частного, Блок 6 сравнения состоит из поразрядных узлов 9 сравнения. Блок 7 задания кода делителя может быть выполнен, например, в виде коммутатора, подключающего один из регистров, в которые записано в параллельном коде значение делителя, или в виде регистра.Тактовый вход 1 устройства связан с поразрядными входами счетчиков 3 и 5 через коммутатор 2 импульсов, управляющие входы которого подключены к выходам соответствующих поразрядных узлов 9 сравнения. Выход счетчика 3 делимого подключен ко входу блока 4 фиксации окончания деления. Выходы буферного счетчика 5 соединены поразрядно со входами поразрядных узлов 9 сравнения, на другие входы которых подается код делителя с выходов блока 7. Выход старшего поразрядного узла 9 сравнения подключен к входу счетчика 8 частного, с которого и снимается результат деления.Устройство работает следующим образом. После запуска устройства тактовые импульсы со входа 1 поступают на вход коммутатора 2, с выхода которого, в соответствии с сигналом с выхода первого поразрядного узла сравнения (если код делителя по первому выходу блока 7 не равен 0), поступают на счетные входы первых разрядов счетчиков 3 и 5. Процесс продолжается до совпадений кода первого разряда счетчика 5 со значением первого разряда делителя в блоке 7, После чего сигналом первого поразрядного узла 9 сравнения отключается в коммутаторе 2 канал первого разряда и подключается канал второго разряда счетчиков 3 и 5. Таким образом, устройство работает до совпадения кодов на входах последнего старшего поразрядного узла 9 сравнения, по сигналу с которого в коммутаторе 2 отключается канал последнего разряда и записывается 1 в счетчик 8, а разряды счетчика 5 устанавливаются в исходное нулевое состояние. На этом один цикл вычитания операции деления заканчивается. После установки счетчика 5 в исходное состояние в коммутаторе 2 включен канал первого разряда и начинается второй цикл вычитания операции деления. Окончание операции деления определяется блоком 4 по моменту перехода через 0 числа в счетчике 3 делимого.В процессе операции деления поразрядные узлы 9 сравнения подключают в коммутаторе 2 только тот последующий канал,в котором значение разряда делителя отличается от О.Так, если первые (младшие) разряды делителя, например два, равны О, то в исходном состоянии устройства, когда счетчик 5 находится в состоянии О, первыми двумя поразрядными узлами 9 сравнения блока 6 сравнения фиксируется совпадение и в коммутаторе 2 подключается канал разряда счетчиков 3 и 5. в котором нет совпадения, т. е. третий. Точно так же устройство работает и при наличии любого количества О в других разрядах делителя. Таким образом, в коммутаторе 2 подключается канал очередного и только значащего разряда делителя, а процесс сравнения производится только в тех разрядах, в которых значение делителя отлично от О, обеспечивая тем самым повышение быстродействия устройства. Для выполнения одного цикла вычитания в предлагаемом устройстве. необходимо максимум 9 к счетных импульсов, гдек - число значащих (отличных от О) десятичных разрядов делителя, а для выполнения всей операции деления, следовательно, необходимо 91 чп, где гп - значение частного от деления, равное количеству циклов вычитания всей операции деления двух чисел.В предлагаемом устройстве принципиально возможно производить вычисление в произвольной системе счисления, а не обязательно в десятичной, что зависит от конструкции применяемых блоков. Устройство для деления, содержащеесчетчик делимого, счетчик частного, блокзадания делителя, блок фиксации окончания деления, буферный счетчик, блок сравнения и коммутатор, причем вход коммутатора соединен с тактовым входом устройства,а выходы соединены с соответствующимипоразарядными входами буферного счетчикаи счетчика делимого, выход которого со 10 единен со входом блока фиксации окончания деления, блок сравнения, состоящийиз поразрядных узлов сравнения, первыевходы которых соединены с соответствующими поразрядными выходами буферногосчетчика, выход каждого поразрядного узласравнения соединен с управляющим входомпоследующего поразрядного узла сравнения, отличающееся тем, что, с целью повышения точности и быстродействия, вторые входы поразрядных узлов сравнения20 соединены с соответствующими поразрядными выходами блока задания делителя,выходы поразрядных узлов сравнения соединены с управляюшими входами коммутатора, выход старшего поразрядного узла25сравнения подключен ко входч счетчикачастного и ко входу установки буферногосчетчика.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР30549808, кл. б 06 Г 7/50, 1075.2, Авторское свидетельство СССР512468, кл. С 06 Г 7/39, 1974.3. Авторское свидетельство СССР547766, кл. 6 06 Е 7/39, 1975 (прототип).80917 б Составитель В. БерезТехред А, Бой касТираж 756 Редактор Н. КешеляЗаказ 18/59 орректор Н. Стеодписное СССР ийд. 4/5 роектная ВНИИПпо 113035, М лиал ППП И Государственного комитета делам изобретений и открыт осква, Ж - 35, Раушская набПатент, г. Ужгород, ул. П