Контролируемый двоично-десятичныйсумматор

Союз Советских Социалистических Респубпик(51)М. Кл. С ПРИСОЕДИНЕНИЕМ ЗаЯВИМ йо С 06 Г 7/38С 06 Г 11/00 Государственный комитет СССР ио делам изобретений и открытий(23) Приоритет Опубликовано 0707,81,Бюллетень М 9 25 Дата опубликования описания 07. 07. 81(088. 8) В.И. Корнейчук, В,К, Моллов, В.П, Тарасенко,Я.И, Торошанко и В.Х. ЦоневТГХЫ-:с ЯБЯЯ 31 .Киевский ордена Ленина политехнический институтим. 50-летия Великой Октябрьской социалистическойреволю ии(71) Заявитель 54) КОНТРОЛИРУЕМЫЙ ДВОИЧНО-ДЕСЯТИЧНЫЙ СУММАТОР Изобретение относится к области вычислительной техники и может быть использовано при построении ЦВМ повышенной надежности.Известен контролируемый и-разрядный сумматор, содержащий в цепи контроля разряда два пороговых элемента (ПЭ) и логические элементы И, ИЛИ и НЕ 11, Недостатком этого контролируемого сумматора являются значительные аппаратурные затраты, так как каждый двоичный разряд контролируется в отдельности, а также невысокое быстродействие иэ-за использования многоуровневой логики,Наиболее близким техническим решением к изобретению является десятичный сумматор с контролем,каж- дыи разряд которого содержит четырехраэрядный двоичныи суммаТор, две схемы для формирования переноса, блок для коррекции суммы, сумматор по модулю 2, объединяющий выходы схем для формирования переноса, две четырех-вхоловые схемы не- четности для определения четности кодов входных операндов, семивходовую схему нечетности для определения четности нескорректированной суммы и шестивходовую схему нечетности с контрольным выходом 2 .Десятичный сумматор контролируетсяс помощью предсказания четности дляскорректированной суммы и сравненияее с действительной четностью полученной суммы. ДублирОвание схемыдля формирования переноса производится для того, чтобы неисправностипри ее работе не вызывали необнаруживаемых ошибок.Недостатком известного десятичного сумматора с контролем являютсязначительные аппаратурные затраты,а также невозможность обнаружениямногократных ошибок, когда четностьошибочного результата совпадает счетностью истинного результата.Целью изобретения являются уменьшение аппаратурных затрат и улуч 20 шение контроля за счет обнаружениядвоичных ошибок,Поставленная цель достигаетсятем, что в контролируемый двоичнодесятичный сумматор, содержащийи двоично-десятичных тетрад, входыоперандов каждой тетрады соединеныс группой входов устройства, выходпереноса каждой -й тетрады соединен со входом переноса (1+11-й30 тетрады введен элемент ИЛИ, выходкоторого является выходом сумматора, а в каждую двоично-двсятичную тетраду сумматора дополнительно введены два пороговых элементас порогом 1. Выходы всех пороговыхэлементов с порогом 1 соединены ссоответствуюшим входом элемента ИЛИ,Входы операндов первого, второго,третьего и четвертого разрядовкаждой тетрады соединены с первымии вторыми входами первого пороговогоэлемента с весами, равными соответственно 1,2,4 и 8 и с первыми ивторыми входами второго пороговогоэлемента с весами, равными соответственно -1,-2,-4 и -8. Выходы суммпервого, второго, третьго и четвертого разрядов каждой тетрады соединены с первыми и вторыми входамипервого порогового элемента с весами, равными соответственно -1,-2,-4, и -8 и с первыми и вторыми входами 1,2,4 и 8. Вход переноса изпредыдушей тетрады соединен с третьим входом первого порогового элемента с весом 1 и с третьим входомвторого порогового элемента с весом -1. Выход переноса каждой тет 25рады соединен с первыми входами первого и второго пороговых элементов,веса которых соответственно равны 10и -10,Иа фиг. 1 изображена функциональная схема -й тетрады двоично-десятичного сумматора, на фиг, 2 - работасхемы контроля одной тетрады.Каждая -я тетрада двоично-десятичного сумматора содержит четырех- З 5разрядный двоичный сумматор 1, первый 2 и второи 3 пороговые элементы.Весы входов порогового элемента 2равны +1,+1,+1,+2,+2,+4,+4,+8,+8,-1,- 2, - 4,-8, и -10,входыего с весами +1 соединены 40со входами операндов первого (младшего) разряда а и Ь и входомпереноса Р.-и тетрады, входы свесом +2 соединены со входами операндов второго разряда а и Ь11. 1 д.145входы с весом +4 - .со входами операндов третьего разряда а и Ьз,входы с весом +8 - со входами операндов четвертого разряда а 4 и Ь 4,а входы с весами -1,-2,-4,-8 и - 10 50подключены соответственно к выходамсуммы первого (младшего) разрядас, , второго разряда с , третьегоразряда с , четвертого разряда с;4и к выходу переноса Р -й тетрады.Веса входов второго пороговогоэлемента 3 равны -1,-1,-1,-2,-2,-4,-4,-8,-8,+1,+2,+4,+8,+10. Входыего с весом -1 соединены со входамиоперандов младшего разряда а и Ь),и входом переноса Р;-и тетрады, 60входы с весом -2 соединены со входамиоперандов второго разряда а;,и Ьвходы с весом - 4 - со входами операндов третьего разряда а.ь и Ьваль с весом 8 - со входами опе- б 5 рандов четвертого разряда а и Ь4 14 фа входы с весами +1,+2,+4,+8 и +10подключены соответственно к выходамсуммы первого (младшего) разрядас; , второго разряда с; , третьегораЪряда с , четвертого разряда с1 з4и к выходу переноса Р -й тетрады,1Выходы первого и второго пороговыхэлементов 2 и 3 всех тетрад соединены со входами многовходового элемента ИЛИ 4, выход которого являетсявыходом двоично-десятичного сумматора.Устройство работает следующимобразом.Входы пороговых элементов 2 и 3подключены таким образом, что припоявлении ошибки на выходах суммыили переноса -й тетрады сумма входных сигналов одного из пороговыхэлементов 2 и 3 превышает его порог,в результате чего на выходе этогопорогового элемента появится единичный сигнал, вызывающий сигналошибки на контрольном выходе сумматора.В приведенной таблице указанывсе возможные единичные и двоиныеошибки сумматора и соответствующийпороговыи элемент, обнаруживающииконкретную ошибку.В данном сумматоре схема контроляобнаруживает все единичные и двойные ошибки, а также большинствок-кратных ошибок, где к З 3,Работа-и тетрады двоично-десятичного сумматора при отсутствииошибок описывается равенствомЯ.св, Р; =СР, ( )где Я и В - операнды -й тетрады,С; - сумма;Р -- перенос из младшей-В(й.4 ь.,)-4 а; ьэ)-2(С 1; ь,2)-Ф;ь;,)- Очевидно, .что выполнение неравенства 5.1 контролируется первымпороговым элементом,2, а выполнениенеравенства 5.2 - вторым пороговымэлементом 3. При ложном появлениикода "0" вместо "1" на одном из выходов сумматора 1 левая часть неравенства 5.1 становится равнойили больше 1, что вызывает срабатывание порогового элемента 2.При ложном появлении кода "1"вместо "0" нарушается неравенство5.2, что приводит к срабатыванию порогового элемента 3,Для доказательства утверждения,что обнаруживаются все двойныеошибки, рассмотрим выражение,описывающее состояния выходных шин сумматора 1 8 с, + 4 с, + 2 с. + 1 с + 10 р (б)14 1 з э 1При одновременном ложном появле-нии на двух выходных шинах кода "0"вместо "1" или "1" вместо "0" значение выражения (6) соответственноуменьшится или увеличится на величину (ц + ч),где ц и ч - веса шинс ложным кодом, т,е. ц = 1,2,4,8,10;ч = 1,2,4,8,10; цЭто приводит к нарушению равенства (3), а следовательно, и одногоиэ неравенств (5.1) (5.2), что вызовет сигнал ошибки. При ложном появлении кода "0" вместо "1" на одной выходной шине и появлении "1" вместо(6) изменится на величину (ц-ч), 40где ц и ч - веса шин с ложным кодом,Поскольку ц Ф ч (различные шиныимеют разные веса), то всегда ц-чФО,т,е. любая двойная ошибка изменит 45значение выражения (6) и вызоветсрабатывание одноГо из пороговыхэлементов 2 и 3.Схема контроля обнаруживает такжебольшинство многократных ошибок,т.е. утаких, для которых суммарное изменение кодов с учетом весов отличноот О,Для примера рассмотрим работусумматора 1 на входном набореА; = 1001, В; = 0101 и Р = О. Приправильной работе на шинах суммы будет записано число с; = 0100, а на шине переноса р = 1. При появлении1на шине р сигнала "0" сумма входных кодов, подаваемых на пороговыйеОэлемент 2, равна 10, что превышаетего порог срабатывания, и на выходепервого порогового элемента 2 появится сигнал ошибки. При одновременном ложном появлении кода "1" на 65 шинах с , с; и с; и кода "0" за1+ 1 З, 1 1шине с, сумл;: кодов, подаваемых на13первый пороговый элемент, больше порога срабатывания, что вызовет сигнал ошибки, Двойные ошибки также будут обнаружены одним иэ пороговых элементов 2,3 (см.таблицу).Сравним количество контрольного оборудования известного и данного сумматоров.Известный сумматор содержит в цепи контроля одной тетрады 2 четырехвходовых, шестивходовую и семивходовую схемы нечетности, сумматор по модулю 2 (двухвходовая схема нечет- ности) 2 схемы типа И и схему ИЛИ, дублирующие схему формирования переноса.Минимальное количество двухвходовых схем нечетности для построения вышеуказанных многовходовых схем нечетности равно: М = 2 (4-1)+ (6-1)+ (7-1)+1=18 Количество схем ИЛИ-НЕ или И-НЕдля реализации этих схем равно:(см. Ф. Селлерс "Методы обнаружения ошибок в работе ЭЦВМ", с. 74,фиг.47, с. 5, табл. 4.1),В данном сумматоре количествологических схем в цепи контроляодной тетрады равно 2 (два пороговых элемента)Известны пороговыеэлементы, построенные на основеодного транзистора и нескольких сопротивлений,Пороговые элементы, реализованн е таким образом, по сложностисоизмеримы, например, с элементомИЛИ-НЕ при одинаковом количествевходов.Проведем оценку по Квайну контрольного оборудования известногои данного сумматоров, учитывая вышеизложенные расчеты и примечания.Для известного сумматора общееколичество входов контрольных логических схем в одной тетраде равноК=722+22+12,ЧавКиЗВ = 150.Для данного сумматора получаемКд = 214 = 28,где К - общее количество входовсхем и цепи контроля одной тетрады. Кроме уменьшения аппаратурных затрат в данном двоично-десятичном сумматоре увеличивается быстродействие контрольного оборудования,Число логических уровней, через которые проходит сигнал от входа к выходу, в схеме контроля данного двоичного десятичного сумматора равно 2 (пороговый элемент, элемент ИЛИ).Число логических уровней схемы контроля известного сумматора равноМ = од 4 +11 одз 6) ++ 1 од 1 + 1 = 2+3+3+1=9,я.Таким образом, время выявленияошибок в данном сумматоре меньшепо сравнению с известным.Следует заметить также,что в известном сумматоре схема контроляподключается также и к внутреннимточкам сумматора (ко входам схемыкоррекции), что не позволяет контролировать таким способом сумматоры в интегральном исполнении, неимеющие выводов внутренних точек,В данном сумматоре схема контроляподключается только ко входам ивыходам сумматора, что дает возможность контролировать предложеннымспособом десятичные сумматоры всех1типов,ФоРмула изобретения Контролируемыи двоично-десятичный сумматор, содержащий и двоично-десятичных тетрад,входы операндов каждой тетрады соединены с группой входов устройства, выход переноса каждой )-и тетрады соединен со входом переноса +1)-и тетрады, о т л и ч а ющ и й В .я тем, что, с целью уменьшения аппаратурных затрат, в сумматор введен элемент ИЛИ, выход которого является выходом сумматора, а в каждую двоично-десятичную тетраду сумматора дополнительно введены двапороговых элемента с порогом 1, причем выходы всех пороговых элементовс порогом 1 соединены с соответствующим входом элемента ИЛИ, входы опе-.5 рандов первого, второго, третьегои четвертого разрядов каждой тетрадысоединены с первыми и вторыми входамипервого порогового элемента с весами,равными соответственно 1,2,4 и 8 ис первыми и вторыми входами второгопорогового элемента с весами, равнымисоответственно -1,-2,-4 и -8, выходысумм первого, второго, третьего ичетвертого разрядов каждой тетрадысоединены с первыми и вторыми входами 5 первого порогового элемента с весами,равными соответственно -1,-2,-4,-8и с первыми и вторыми входами второго порогового элемента с весами, равными соответственно 1,2,4 и 8, вход 20 переноса из предыдущей тетрады соединен с третьим входом первого порогового элемента с весом 1 и с третьимвходом второго порогового элементас весом 1, выход переноса каждойтетрады соединен с первыми входамипороговых элементов, веса которыхсоответственно равным - 10 и 10. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Р 500527, С 06 Г 11/00, 1976. 2, Селлерс Ф, Методы обнаружения ошибок в работе ЗЦВМ, М., "Мир",1972, с, 141, фиг.7.13 прототип).845156 КОЗ на 5 ьийе Ошибке на шине Ю ойных ошиАах Сй Сс Сд Сг С Сс 4С, ,: Р ССс( СсгЦ СФ 4 Р, С; О О 3 3 О 3 3 2 г 3 О О 3 3 2 2 4 3 3 2 3 2 2 г О О( О 2 2 Ю О 2 3 2 г г г 2 2 Фиг.2 Редактор Л, Утехина Тираж 745 Подписное ВНИИПИ Государственного комитета СССР по делам изобретении и открытиИ 113035, Москва, Б, Раушская наб д, 4/5Нар ПЗ, срабааы 1 ающеи при Составитель И. СигаловТехред Н,Бабурка КорректорЛ. Иван