Ячейка матричного коммутатора

,й 1 ПИСА ЕТЕН 1ФВй Е ГО КОММУТ я к област жет быть и го элемент х систем м ьных стр и вы- польпри ногоОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТНРЫТИЙ ТОРСКОМУ СВИДЕТЕЛ(56) Авторское свидетельство СССР602937, кл. б 06 Р 7/00, 1975.Авторское свидетельство СССР928340, кл. б 06 Г 7/00, 1980.Авторское свидетельство СССР1121778, кл. б 06 Г 7/00, 1983,(54) ЯЧЕЙКА МАТРИЧН ТОРА(57) Изобретение относит числительной техники и мо зовано в качестве базов построении коммутационн процессорных вычислител Цель изобретения - расширение функциональных возможностей за счет обеспечения двунаправленной коммутации. Ячейка матричного коммутатора (ЯМК) обеспечивает настройку двунаправленного канала связи по совпадению символических имен соединяемых устройств. ЯМК содержит схему сравнения, триггер, элемент И, шинный формирователь, первую и вторую информационные шины, вход синхронизации, вход сброса, настроечный вход, вход задания направления. При настройке ЯМК происходит сравнение последовательно-параллельных кодов символических имен устройств. При совпадении символических имен между устройствами образуется канал связи, обеспечивающий двунаправленный обмен информацией. В случае несовпадения символических имен подобный канал не образуется.1 ил.1290291Изобретение относится к вычислительнойтехнике и может быть использовано в качестве базового элемента при построениикоммутационных систем многопроцессорныхвычислительных структур.Цель изобретения - расширение функ 5циональных возможностей ячейки матричного коммутатора путем обеспечения двунаправленной коммутации.На чертеже изображена структурная схема ячейки матричного коммутатора. 10Ячейка матричного коммутатора содержит первую и вторую и-разрядные информационные шины 1 и 2, КЬ-триггер 3, элемент И 4, настроечный вход 5, вход 6 сброса, шинный формирователь 7, схему 8 сравнения, вход 9 синхронизации, вход 10 заданиянаправления. Значение и выбирается в соответствии с длиной слов, которыми производится обмен информацией в матричном коммутаторе.Ячейка матричного коммутатора работает следующим образом,Сигнал, подаваемый на вход 6 сброса,устанавливает триггер 3 в нулевое состояние. При этом с его инверсного выходаединичный сигнал через элемент И 4 поступает на первый управляющий вход шинного формирователя 7, обеспечивая обмен информацией через шинный формирователь 7между первой и второй информационнымишинами при единичном сигнале на настроечном входе 5. Единичный сигнал на входе 10задания направления разрешает передачу информации с первой 1 информационной шины во вторую 2, а нулевой потенциална входе 10 задания направления разрешает передачу информации с второй 2 информационной шины в первую 1. Во время. настройки каналов связи в матричном коммутаторе на настроечный вход 5 поступаетнулевой потенциал, который действует на протяжении всего времени настройки, и черезэлемент И 4 подается на первый управляющий вход шинного формирователя 7. 40Под воздействием этого сигнала выходышинного формирователя 7 переводятся в высокоимпедансное состояние, при этом запрещается обмен информацией между первой ивторой информационными шинами. Коды, поступающие по первой 1 и второй 2 информационным шинам и несущие информациюо символических именах коммутируемых каналов связи, подаются на схему 8 сравнения.Причем при количестве разрядов 1 в символическом ымени оно выдается на схему 8 1зсравнения в течение1/итактов сравнения, задаваемых синхроимпульсами по входу 9 синхронизации.При неравенстве разрядов в символических именах сигнал неравенства, формируемый на выходе схемы 8 сравнения, поступает на единичный вход триггера 3 и устанавливает его в единичное состояние по тактовому сигналу, подаваемому с входа 9 синхронизации, По окончании настройки на настроечном входе 5 устанавливается единичный сигнал, Если во время настройки на триггер 3 подан сигнал неравенства, то с его инверсного выхода нулевой уровень через элемент И 4 выдается на первый управляющий вход шинного формирователя 7, запрещая обмен информацией между первой 1 и второй 2 информационными-шинами, Если за время настройки сигнал неравенства не вырабатывался; то триггер 3 остается в исходном состоянии и единичный потенциал с его инверсного выхода через элемент И 4 поступает на первый управляющй вход шинного формирователя 7, разрешая двунаправленный обмен информацией между первой 1 и второй 2 информационными шинами.Формула изобретенияЯчейка матричного коммутатора, содержащая схему сравнения, К 8-триггер и элемент И., причем первый и второй входы схемы сравнения соединены с первой и второй информационными шинами ячейки, вход сброса ячейки соединен с К-входом КЯ-триггера, первый вход элемента И соединен с настроечным входом ячейки, отличающаяся тем, что, с целью расширения функциональных возможностей путем обеспечения двунаправленной коммутации, ячейка содержит шинный формирователь, причем выход Не равно схемы сравнения соединен с Ь-входом Ю-триггера, тактовый вход которого соединен с входом си нхронизации ячейки, вход задания направления ячейки соединен с первым управляющим входом шинного формирователя, второй управляющий вход которого соединен с выходом элемента И, второй вход которого соединен с инверсным выходом Й 8-триггера, первая информационная шина ячейки соединена с информационными входами шинного формирователя, выходы которого соединены с второй информационной шиной ячейки.Дылын5Гос тарс11303ственно. Пронзвод едактор Маказ 7901/ ВНИИПИ