Последовательное множительное устройство

Сфез Советских Сециаектмчесиих РеспубаикОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ С ТВЛЬСЯУ(5)М, Кл.з 6 06 Р 7/52 Государственный омитет СССР по делом, нзобретен)Я н отрытнЯА.В.Аникеев, В.И.Корнейчук, В,П.Тарасенко и Я.И.Торошанко 72) Авторы изобретения дена Ленина политехнический инБтит я Великой Октябрьской социалисичереволюции Киевскийим. 50"ле4(71) Заявитель И 41 Ъ Я4) ПОСЛЕДОВАТЕЛЬНОВ ИНОЙИТЕЛЬНОЕ УСТРОЙСТВО носится к вычисли- может быть испольенни цифровых вын после овательио" твадинаеньюасть Изобретение оттельной технике иэовано при построчислительных маши дго действия.Известно устройство для умножения последовательного типа 1), содержащее регистры множителя, множимого и произведения, одноразрядный сумматор последовательного действия, блок управления, логические элементы И иИЛИ.Принцип работы такого устройс не позволяет использовать в нем мнческие регистры с большой степ интеграции, что ограничивает обл применения устройства. Наиболее близким рещением по техйической сущности к изобретению яв ляется последовательное множительное устройство с умножением на к разрядов множителя 2), содержаййе дикаьическне регистры множимогоф частич ных произведений, К последовательных сумматоров (2 Ф 1 п, где и " разрядность сомножителей), К элементов И, причем выходы элементов И соответственно подключены к первым входам последовательных сумматоров. Недостатком известного устройства является то, что регистр множителя не выполнен динамическим, это непозволяет реализовать в устройствединамический принцип работы, что вконечном счете сужает область егоприменения, множительное устройствосодержит, большое количество линийзадержки на один такт, это усложняет его, увеличивает число связей вустройстве и снижает воэможности интегрального исполнения устройства,Цель изобретения - упрощение устройства,Поставленная цель достигается тем,что в него введены динамический регистр множителя, динамический регистрзадержки, К О-триггеров, (М+1)-й элемент И, два элемента запрета, элементИЛИ, причем первый выход динамического регистра множителя подключен к0 входам О-триггеров, С входы которых соответственно соединены с твк"товыми шинами устройства, выходыР-триггеров подключены к первьг вхо"двм соответствующих эле.лентов И, вто.рой вход первого последовательногосумматора соединен с выходом первого элемента запрета, выход каждогопоследовательного сумматора соединенс вторым входом следующего последовательного сумматора, выход К-го последовательного сумматора соединен с входом динамического регистра частичных произведений, выход которого подключен к первому входу (К+1)-го элемента И, а также к прямому входу первого элемента запрета, вход дйнамического регистра множимого соединен с его выходом и подключен к второму входу первого элемента И и к входу динамического регистра задержки, выходы которого подключены соответственно к вторым входам элементов И, с второго по К-й выход (К+1) - го разряда динамического регистра множителя подключен к прямому входу второго. элемента запрета, инверсный вход которого подключен к второму входу (К+1) -го элемента И, к,инверсному входу первого элемента запрета, а также к управляющей тактовой шине устройства, выходы (К+1)-го элемента И и второго элемента запрета соединены с входами элемента ИЛИ, выход которого подключен к входу динамического регистра множителя.На чертеже представлена функцио нальная схема последовательного множительного устройства.устройство содержит Юсумматоров последовательного действия 1.1,1 21.К,1 с элементов И 2.1,2.2,..,2.1 с,динамические регистры:(и+К) -разрядный регистр б множителя,а также К 0-триггеров 7.1, 7.27.К, первый элемент 8 запрета, К тактовых шин 9;1, 9.2, , 9,К, управляющую тактовую шину 10, элемент ИЛИ 1 1,(К+1) -й элемент И 12,второй элемент 13 запрета.Устройство работает следующим образом,Работа устройства осуществляется по циклам, Длительность каждого цикла равна (и+К) тактам, так как при умножении и-разрядного множимого на К очередных цифр множителя получается частичное произведение, имеющее разрядность (и+К), а для получения одной цифры частичного произведения нужен один такт. Будем считать, что когда на выходах первых разрядов динамических регистров в режиме хранения находятся первые разряды зайисанных в них чисел, на первой тактирующей шине 9.1 появляется единичный сигнал Т 1, соответствующий началу цикла. Сигналу Т 2 на шине 9.2 соответствует такое расположение информации в регистрах, при котором на выходах первых разрядов находятся вторые разряды чисел И ТеДеВ исходном состоянии (такт Т 1 первого цикла) в и первых разрядах регистра 3 находится множимое, а в и первых разрядах регистра б находится множитель. В остальных К разрядах регистров 3 и б (с/и+1) -го по ( +К)-й записаны нули. В регистрах 5 и 4 в исходном состоянии записаны нулевые коды.Рассмотрим цикл работы устройства, В тактах Т 1Т)с каждого цикла в триггеры 7.1 7.1 с записывается код очередных К разрядов множителя, на которые в данном цикле будет множимого, умноженного на младший изочередных разрядов множителя.На сумматоре 1.2 осуществляетсясложение сформированного на выходесумматора 1.1 числа и сдвинутого наодин разряд влево множимого, умно 40 женного на вторую цифру группы разрядов множителя. Аналогично осуществляется сложение на остальных сумматорах. Соответствующие сдвиги множимого влево обеспечиваются задержкой через регистр 4 подачи кода множимого на входы сумматоров 1.21.К, Управление подачей кода множимого на входы суммато. -ров 1.1, 1.1 с через элементы И 2.12.с (умножение на цифрумножителя) осуществляется триггерами 7.17.К, На выходе сумматора 1.1 стаким образом за и+К тактов формируется очередная сумма частичных произведений, причем в первых К тактах определяется К очередных (начиная смладших) цифр окончательного результата (произведения), в последних птактах формируется такущая и-разрядная сумма частичных произведений,60 Заметим,что к концу такта Т 1 предыдущая и-разрядная сумма частичньщ,производиться умножение. Последовательное поступление в каждом цикле 15 на триггеры 7.1 7.)с очередных )сразрядов множителя обеспечиваетсясоответствующей коммутацией цепейциркуляции регистра б. Цепь циркуляции регистра б замыкается с выхода Щ его (К+1) -го разряда, что обеспечивает в каждом цикле сдвиг на 1 с разрядов в,сторону младших разрядов(вправо).Цикл циркуляции регистра 3 совпад 5 дает с циклом схемы, равным (и+К)тактов, Цепь циркуляции регистра 5замыкается через последовательно соединенные сумматоры 1.1,.., 1.1 с.Цикл его циркуляции равен п тактов(на К тактов меньше цикла схемы),что обеспечивает в каждом цикле сдвигинформации на К разрядов вправо,Таким образом, на сумматоре 1.1 вкаждом цикле осуществляется сложениесформированной в предыдущих циклах исдвинутой на К разрядов вправосуммы частичных произведений и кодапроизведений полностью выдвинется изрегистра 5, а в его И младших разрядах будут находиться ) очередныхцифр произведения. Поэтому, начиная стакта Т(п+ 1) по сигналу на шине 10,выда"а кода из регистра 5 на сумматор 1.1 через элемент 8 блокируется,разрывается цепь циркуляции регистра б с выхода (1+1) -го разряда, иоткрывается через элементы 11 и 12цепь приема очередных К разрядовпроизведения в старшие разряды регистра б.После последнего (и+К) -го тактакаждого цикла состояние узлов и регистров устройства следующее. Регистр 3 в исходном состоянии. Нулииэ (и+к) старших разрядов регистрамножимого в последнихтактах переписались в регистр 4, так что онтоже в исходном состоянии. В регистре 5 находится очередное частичноепроизведение, поступившее туда запоследние и тактов с сумматора 1.1.В регистре б в его младших разрядахнаходится Е очередных цифр множите-.ля, а в старших разрядах очередныеК цифр результирующего произведенияНа К П-триггерах; записаны 1 предыдущйх цифр множителя, однако они невлияют на Формирование произведенияв следующем цикле, так как с первого по К-й такты происходит перезапись очередных цифр множителя в соответствующие триггера.После последнего такта последнего цикла в регистре 5 хранятся истарших цифр произведейия, а в старших разрядах регистра б его и младшик цифр.Таким образом, использование впоследовательном множительном устройстве в цепи формирования произведения динамических регистров позволяет значительно упростить устройство,а также расширяет область его применения за счет использования в малогабаритных вычислительных устройст. -вах на интегральных динамических ре=гистрах,ПоследОвательнОе множительное устройство, содержащее динамические регистры множимого, частичных проФормула изобретения 5 10 5 20 25 ЗО 3540 45 50 изведений, К последовательных сумма.торов, (2Ы и, где п-разрядностьсомножителей), К элементов И, причемвыходы элементов И соответственноподключены к первым входам последовательных сумматоров, о т л и ч а ющ е е с я тем, что, с целью упрощения устройства, в него введены динамический регистр множителя,динамический регистр задержки, К Р-триггеров, (1+1) -й элемент И, два элемента запрета, элемент ИЛИ, причемпервый выход динамического регистрамножителя подключен к Р-входам Ртриггеров, С входы которых соответственно соединены с тактовыми шинами устройства, выходы Р-триггеровподключены к первым входам соответствующих элементов И, второй входпервого последовательного сумматорасоединен с выходом первого элементазапрета, выход каждого последовательного сумматора соединен с вторым входом следующего последовательногосумматора, выход Е-го последовательного сумматора соединен с входом динамического регистра частичных произведений, выход которого подключенк первому входу (1+1)-го элемента И,а также к прямому входу первого элемента. запрета, вход динамическогорегистра множимого соединен с еговыходом и подключен к второму входупервого элемента И и к входу динамического регистра задержки, выходы которого подключены соответственно квторым входам элементов И,с второгопо К-и выход (к+1) -го разряда динамического регистра множителя поДключенк прямому входу второго элемента запрета,инверсный вход которого эодклю"чен к второму входу (1+1)-го элемента И, к инверсному входу первогоэлемента запрета, а также ук управляющей тактовой шйне устройства, выходы (к+1) -го элемента И и второгоэлемента запрета соединены с входами элемента ИЛИ, выход которого подключен к входу динамического регистра множителя.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 608157, кл. 6 06 Р 7/39, 1974,2. Карцев М.А, Арифметика цифровых машин.-М., Наука, 1969,с. 458-464 (прототип).888110 дактор Г.Петро аз 1072 Тираж 748 Подписное НИИПИ Государственного комитета СССР по деламизобретений и открытий 35, Ьосква, Ж, Раушская наб., д. 4