Логический элемент

(19) А 51) 4 Н 03 К 19/094 ОПИСАНИЕ ИЗОБРЕТК АВТОРСНОМУ СВИДЕТЕЛЬСТВУ Иф 33 В.И. Бело . Григорь П.Б.Пбпл соввфвин идетельс 3 К 19/ 1128 1975 ил,ГОСУДАРСТВЕННЫЙ НОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР(57) Изобретение относится к вычислительной технике и может быть использовано в БИС ОЗУ на КМДП-транзиторах при построении детекторов измнения адресных сигналов для выполнения операции ИЛИ-НЕ над сигналами одетекторов изменения отдельных адресов. Цель изобретения - повышение быстродействия и уменьшение потребляемой мощности. Логический элементсодержит группу транзисторов 1 и-типа, форсирующий 4 и нагрузочный 5транзисторы р"типа, управляющий инвертор 7, группу транзисторов 9 итипа, нагрузочный транзистор 10 р-типа, управляющий элемент И-НЕ 11. Введение группы транзисторов 9 п-типа,нагрузочного транзистора 10 и управляющего элемента И-НЕ 11 позволяет снять ограничение на крутизну фосирующего транзистора 4 и тем самымповысить быстродействие логическогоэлемента при его переключении из состояния логического "0" в состояниелогической "1". При переключении ло"гического элемента в состояние логического 0" отсутствует сквозной токчерез форсирующий транзистор 4 игруппу транзисторов 1, что приводитк уменьшению потребляемой мощности.Изобретение относится к вычислительной технике и может быть использовано в БИС ОЗУ на КИДП-транзисторах при построении детекторов изменения адресных сигналов для выполнения операции ИЛИ-НЕ над сигналамиот детекторов изменения отдельныхадресов.Цель изобретения - повышение быстродействия и уменьшение потребляемоймощности,На чертеже дана схема логическогоэлемента.Схема содержит первую группу из 15параллельно соединенных транзисторови-типа 1, включенную между общейшиной 2 и.выходом 3 элемента, форсирующий 4 и первый нагрузочный 5 транзисторы р-типа, включенные между шиной б питания и выходом 3 элемента,управляющий инвертор 7, причем затворы входных транзисторов 1 являютсявходами 8 элемента, затвор первогонагруэочного транзистора 5 соединенс общей шиной 2, выход элемента 3соединен с входом управляющего инвертора 7, а также вторую группу иэпараллельно соединенных транзисторови-типа 9, второй нагрузочный транэистор р-типа 10 и управляющий элементИ-НЕ 11, причем вторая группа входных транзисторов 9 включена междуобщей шиной 2 и стоком второго нагрузочного транзистора 10, исток которого соединен с шиной б питания,а затвор - с общей шиной 2, первыйвход 12 управляющего элемента И-НЕ 11соединен с выходом управляющего гпвертора 7, второй вход 13 - со стоком второго цагрузочного транзистора10, а выход - с затвором Формирующего транзистора 4.Принцип действия логического элемента заключается в следующем. 45В статическом режиме на всех входах 8 поддерюзвается напряжение логического "0". При этом все входные транзисторы 1 и 9 закрыты и благодаря открытым нагрузочным транзисторам 5 и 10 на выходе 3 и второмвходе 13 управляюшего элемента 11поддерживается напряжение логической"1". Поскольку вход инвертора 7подключен к выходу 3 элемента, то цавыходе инвертора 7 и первом входе 12элемента 11 поддерживается напряжение логического "О". Благодаря этомуна выходе элемента 11 и затворе форсрующего транзистора 4 попдерживае гся напряжение логической "1" и транзистор 4 закрыт.Тахим образом, в статическом режиме отсутствует протекание тока, следовательно, схема не потребляет мощность.В активном режиме при переключении в состояние "0" хотя бы на один из входов 8 подается напряжение логической ц 1, и открываются соответствующие входные транзисторы 1 и 9. Поскольку крутизна входных транзисторов выбирается значительно большей по сравнению с крутизной нагрузочных транзисторов, то на выходе 3 и втором входе 13 управляющего элемента 11 устанавливается напряжение логического "0", а на выходе управляющего ицвертора 7 и первом входе 12 управляющего элемента 11 логической "1".В режиме обратцого перек;ючения, т.е, при переключении в "1", на всех входах 8 устанавливается напряжение логического О и все входные транзисторы 1 и 9 закрываются, При этом ца втором входе 13 управляющего элемента 11 появляется напряжение логическои " 1", в результате чего на выходе управяюего элемента 11 фопмируется напряжение логического "О", Прц эгом открывается Форсирующий транзистор 4 и ца выходе 3 формируется напряжение логической "1". Это приводит к переключению управляющего инвертора 7 и формированию напряжения логического пОц на первом входе 12 управляющего элемента 11. В результате закрывается форсирующий транзистор 4. При этом напряжение логической "1" ца выходеподдерядвается с помощью маломощного чагруэочцого транзистора 5Формула и з обре те нияЛогический элемент, содержащий первую группу из параллельно соединенных входных транзисторов п-типа, включенную между общей шиной и выходом элемента, Форсируюшн и первый цагрузочный транзисторы р-гцца,включенные между шиной питания ц выходомэлемента, уп 1 авгялц ицц ртор, затворы входных трацзц торец явиптсявходами элемента, затвор .:рпого цагрузоного травя с тора с(е ц цен сЗаказ 5446/55 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва,.Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул, Гагарннл, 101 5 :5 общей шиной, выход элемента соединен с входом управляющего инвертора, о тл и ч а ю щ и й с я тем, что, с целью повышения быстродействия и уменьшения потребляемой мощности элемента, в него введены вторая группа из параллельно соединенных входных транзисторов п-типа, второй нагрузочный транзистор р-типа и управляющий элемент И-НЕ, причем вторая группа вход 065426иых транзисторов включена между обшей шиной и стоком второго нагруэочного транзистора, исток которогосоединен с шиной питания, а эатво,с общей шиной, первый вход управляющего элемента И-НЕ соединен с выходомуправляющего инвертора, второй входсо стоком второго нагрузочного транзистора, а выход - с затвором форсирующего транзистора.