Устройство для выборки информации

. СОЦИАЛИСТИЧЕСНИХРЕСГЬ%ЛИН 7/О ПИСАНИЕ ИЗОБРЕТЕН ВТОРСКОВй ВИДЕТЕЛЬСТ ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЭОВРЕТЕНИЙ И ОГНРЬ.3. 1 ЕЕЕ 1. о Бо 110-буайе С 1 гсц 1 йз) 1981, ч. 5 С, й 5,р.р.460"46 (прототип).154)В 7) УСТРОЙСТВО ДЛЯ ВцбОРКИ ИН,ФОРМАЦИИ, содержащее первый, второй,третий и четвертый ключевые МДП-транзисторы, причем стоки первого и второго ключевых транзисторов являютсй.801014029 первым и вторым выходами устройства, соответственно, стоки третьего ичетвертого. ключевых транзисторов являются разрядными выходами устройства, затворы третьего и четвертого .ключевых транзисторов объединены и являются адресным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия уст. ройства, исток третьего ключевого транзистора соединен со стоком первого транзистора, исток четвертого ключевого транзистора соединен со 1 стоком второго ключевого транзистора,истоки первогои второгоключевых транзисторов соединены с адресным ,входом устройства, затворы первого и второго ключевых транзисторов являются первым и вторым входом записи устройства.Ю10140Изобретение относится к вычисли"тельной технике и может быть использовано при построении микромощных интегральных запоминающих устройств на дополняющих МДП-транзисторах.Известны устройства для выборки информации для оперативного запомина" ющего устройства (ОЗУ) на дополняющих МДП-транзисторах, содержащие два ключевых транзистора, две выходные 10 и две разрядные шины, а также адресную шину, причем стоки ключевых транзисторов соединены с внешними раз" рядными шинами, истоки - с внутренними разрядными шинами 1 или шиной 15 питания через дополнительные транзисторы 1 2 "1. йНедостатком этих устройств является низкое быстродействие.Наиболее близким к изобретению по 20 технической сущности является устройство для выборки информации для ОЗУ на дополняющих МДП-транзисторах, содержащее два транзистора записи, два ключевых транзистора, два выходных 25 транзистора и две разрядные шины, две шины записи и адресную шину 1 3Недостатком известного устройства является низкое быстродействие, обусловленное задержкой сигнала30 считывания .на транзисторе, включенном между ключевым транзистором и разрядной шиной.Цель изобретения - повышение быстродействия устройства для выборки информации для ОЗУ на дополняющих МДП-транзисторах.Поставленная цель достигается тем, что в устройстве для выборки информации, содержащем первый, второи, третии и четвертыи ключевые МДП-транч ч40 зисторы, причем стоки первого и второго ключевых транзисторов являются первым и вторым выходами устройства, соответственно, стоки третьего и четвертого ключевых транзисторов являются разрядными выходами устройства, затворы третьего и четвертого ключевых транзисторов объединены и являются адресным входом устройства, исток третьего ключевого транзистора соединен со стоком ,первого ключевого транзистора, исток четвертого ключевого транзистора со стоком второго ключевого транзистора, истоки первого и второго ключевых транзисторов соединены с адресным входом устроиства, затворы первого и второго ключевых транзисторов являютмя первым и вторым входом записиустройства.На чертеже представлена принципиальная электрическая схема предлагаемого устройства,Устройство содержит первый 1 ивторой 2 ключевые транзисторы первоготипа проводимости, третий 3 и четвертый 4 ключевые транзисторы второготипа проводимости, первый 5 и второй6 выходы устройства, разрядные выходы 7 и 8, первый 9 и второй 1 О входыи адресный вход 11.Устройство для выборки информациидля ОЗУ на дополняющих МДП-транзисторах работает следующим образом.В режиме записи к адресному входу11 и одному из входов записи, например 10, приложен сигнал логическогонуля, а к входу 9 записи - сигналлогической единицы. При этом транзисторы 3 и 4 открыты по затвору,транзйстор 2 закрыт, а транзистор 1открыт, разряжая выход устройства5 до уровня логического нуля. Такимобразом обеспечивается запись логического нуля. Запись логической единицы обеспечивается подачей сигналалогического нуля на адресный вход 11и вход 9 записи и подачей сигналалогической единицы на вход 10 записи.При считывании информации на адресный вход 11 и входы 9 и 10 записиподается сигнал логического нуля.Транзисторы 1 и 2 при этом закрыты,а транзисторы 3 и 4 открыты, обеспечивая прохождение сигнала считывания с выходов устройства 5 и 6 наразрядные входы 7 и 8В устройстве для выборки информации повышение быстродействия достигается исключением ключевых транзисторов из тракта записи, подключением транзисторов 1 и 2 непосредственно к выходам устройства.Исключение ключевых транзисторовиз тракта записипозволяет увеличитьуровень полезного сигнала на выходахустройства за счет устранения потерьна паразитных сопротивлениях и емкостях разрядных шин (особенно важно дляинтегральных микросхем запоминающихустройств с большой информационнойемкостью ) и последовательно включенныхключевых транзисторах. При этом условия записи легко могут быть обеспечены соответствующим выбором размеров транзисторов записи и транзисторов выходного каскада дешифратора31014029 41столбцов; Сведение к минимуму влияния максимальным конструктивным приблипаразитных сопротивления и емкостей . жением трачзисторов записи к запомивнутренних разрядных щин достигаетсянающим элементам.Составитель Г.БородинРедактор Г.безверщенко Техредд.Пекарь Корректор О.билаке ю Заказ 3026/61 Тираж 592 Подписное ВНИИПИ Государственного комитета СССР по делам изобретенийи открнтий 113035, Иосква, Ж, Раущская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4