H03M 13/51 — постоянно взвешенные коды; n из m коды; коды Бергера

Номер патента: 991607

Опубликовано: 23.01.1983

Авторы: Захаров, Наумов

МПК: H03M 13/51

Метки: аналоговый, декодер, кода, расширенного, хэмминга

...РаЗРЯДа, ЧастЬразрядны: Выходов соевцена с Вторыми входами логичес:(ого блока 5, остаЛЬЦаЯ ЧаСтЬ - С ВТОЬ 3 И тзХОДаМИдОГтОЛц;тСЛЬНОГО ЛОГИЧЕСКОГО бЛОКа б;ВхОдную 113 ну 1 О цсд.жцОстеи, 3 тОмчисле и выход дополнительного разряда 11 .аркер того сдвигового регистра 8, гричем первые установочныевходы разрядов осцозного и аркерного сдв гон 3 х регистров, включаядополнительные разряды, подключенык соответствующим Выходам логических блоков 5 и 6; сдвиговый регистр12 памяти надежностей, информационный вход которого соединен с подвижным входом второго переклютатептя 13,первый неподвижный контакт котоеогоподключен к выходу дополнительногоразряда 14 сдвигового регистра 12памяти надежностей, причем вход дополнительного разряда 14 соединен...

Номер патента: 1003335

Опубликовано: 07.03.1983

Авторы: Андрианов, Крупецкий

МПК: H03M 13/51, H04L 1/00

Метки: «большинства», два, исправления, критерию, ошибок, трех

...сигналов стирания.Таким образом, в устройстве после приема первой кодовой последовательности импульсов и записи ее в накопитель, а затем с началом приема повтора этой же последовательности из канала связи и соответствую щей ей последовательности условных стираний от детектора качества можно производить посимвольное исправление ошибок, определяя наиболее вероятные значения элементов кодовой последо вательности на совокупности символов, 1-й, 2-й кодовых последовательностей и последовательности условных стираний.На чертеже приведена блок-схема 20 предлагаемого устройства.Устройство содержит накопитель 1 элементов кодовой последовательности импульсов, сумматор 2 по модулю два, элементы И 3-5, инверторы б и 7, элемент ИЛИ 8Накопитель 1...

Номер патента: 1003370

Опубликовано: 07.03.1983

Автор: Зубков

МПК: H03M 13/51, H04L 17/30

Метки: некогерентный, приемник

...8 памяти составной аналоговый сигнал 81 считывается параллельно (параллельный выходячеек памяти первого блока 8 памятиявляется импульсно-потенциальным,т.е. сигнал на его выходе существуетнекоторое время, определяемое временем анализа входных и формированиемвыходных сигналов в первом блоке 10 10операциОнных усилителей), причемкаждый его элементарный сигнал подается на вход соответствующего операционного усилителя первого блока .:.10 операционных усилителей. В этот 15момент времени запускается, например, генератор линейно изменяющегосянапряжения в первом блоке 12 управления, выходное напряжение которогоуправляет изменением коэффициентаусиления усилителей первого блока10 операционных усилителей. При этомв первом блоке 12 управления...

Номер патента: 1005059

Опубликовано: 15.03.1983

Авторы: Евсеев, Крук, Миневич

МПК: G06F 11/08, H03M 13/51, H04L 17/30 ...

Метки: декодирующее, мажоритарное

...неверное решение. Тем самым исправляются ошибки кратноссУстройство работает следующим образом.Принятая последовательность с входа 20 через элемент ИЛИ 1 поступает на вход регистра 2 сдвига и в течение и тактов записывается в него. В процессе записи ключи 5 и 15 закрыты и сигналов не пропускают. Момент окончания записи фиксируется счетчиком 10 сдвигов, который подает разрешающий сигнал на вход ключа 5.1В течение следующих и тактов происходит мажоритарное декодирование этой последовательности: ри каждом сдвиге в регистре 2 сдвига мажоритарный элемент 4 выносит решение о значении символа, находящегося в крайней правой ячейке регистра 2 сдвига, и результат решения записывает через ключ 5 и сумматор б, ключ 8 и сумматор 13 в вычислитель...

Номер патента: 1005151

Опубликовано: 15.03.1983

Авторы: Грешневиков, Ключко, Кузнецов, Малофей, Николаев

МПК: G08C 25/00, H03M 13/51, H04L 1/08 ...

Метки: адаптивного, декодирования, дублированных, мажоритарного, сигналов, телемеханических

...также "1", то состояние счетчика 2 изменяется - цервый разряд устанавливается в пО", а второй разрядв "1". Действующий вслед .за этим СИ 1 считывает состояние счетчика 2 и при этом в первый разряд регистра 6 записывается "0",а в первый разряд регистра 6, - "1",Далее СИ 2 сбрасывает счетчик 2 в"0", а СИ 3 сдвигает, инФормацию в 5 регистрах на один разряд и устанавливает счетчик 2 в состояние, соответствующее второму элементу первого повторения, Далее на вход 10 поступает второй элемент второго повторения, где сравнивается с одноименным элементом первого повторения,аналогично изложенному. Результатсравнения поступает на вход счетчика 2 и переводит счетчик 2 в соответствующее состояние, которое считывается СИ 1 и записывается в регистры 61...

Номер патента: 1010626

Опубликовано: 07.04.1983

Автор: Изосимов

МПК: H03M 13/51

Метки: коррекцией, модулю, ошибок, сумматор, табличный, три

...второго элемента ИЛИ-НЕ, второй вход блока соединен с вторым входом первого элемента ИЛИ-НЕ, с вторым входом первого элемента И и с первым входом третьего элемента И, выход которого соединен с четвертым входом второго элемента ИЛИ-НЕ, третий вход блока соединен с вторыми входами второго и третьего элементов И и с третьим входом первого элемента ИЛИ-НЕ, выход которого связан с первым входом четвертого элемента И, выход второго элемента ИЛИ-НЕ соединен с первым входом пятого элемента И, тактовый вход блока соединен с вторыми входами чет- вертого и пятого элементов И, выходы которых соединены соответственно с единичным и нулевым входами триггера, единичный и нулевой выходы которого являются соответственно первым и вторым выходами блока....

Номер патента: 1012450

Опубликовано: 15.04.1983

Автор: Бесперстов

МПК: H03M 13/51, H04L 17/30

Метки: двоичного, декодер, кода

...вероятного вектора ошибок,Определяется вектор ошибок по наиболее надежным символам, т.е. среди символов выбирают наиболее надежные, составляющие так называемый информационный набор, По информационному набору можно однозначно определить кодовую комбинацию, а следовательно, и вектор ошибок, так как он равен разности между приняоой и-разрядной комбинацией и кодовой комбинацией, определенной по М наиболее надежным символам.Это соответствует решению системы уравнений Н.Е=В, где Н - проверочная матрица кода; В - синдром принятой комбинации, т.е, результат де 1 ления этой комбинации на обраэуюц 1 ий многочлен кода, Е - неизвестный вектор ошибок. Здесь Н и В известны и надо найти Е. Эта система уравнений имеет и неизвестных и и- уравнений....

Номер патента: 1012451

Опубликовано: 15.04.1983

Авторы: Беляков, Лиференко, Лукин, Марков, Хрыкин

МПК: H03M 13/51, H04L 1/20

Метки: обнаружения, ошибок, сигнала, цифрового

...и является вторым входомустройства, при этом выход второгоблока управления подключен к третье-,му входу накопителя, выходы которогоподключены к входам дешифратора,выходы которого непосредственно ичерез коммутатор подключены к второмуи третьему входам блока памяти, атретий вход коммутатора являетсятретьим входом устройства.На фиг, 1 представлена структурная схема устройства для обнаружения ошибок цифрового сигнала; нафиг. 2 - временные диаграммы, иллюстрирующие работу устройства,Устройство для обнаружения ошибокцифрового сигнала содержит первыйпреобразователь 1, второй преобразователь 2, первый блок 3 управле 51ния, второй блок 4 управления накопи"тель 5, дешифратор б, коммутатор 7,блок 8 памяти, блок 9 выделениямаксимального...

Номер патента: 1018119

Опубликовано: 15.05.1983

Авторы: Бабанин, Гвоздев, Горшков, Пеньков, Петров, Типикин, Токарь

МПК: G06F 11/08, H03M 13/51

Метки: внешней, защиты, ошибок, памяти

...И и блок 104 элементов И в обратнойсвязи открыты (фиг.б).Кодер Ииг. 6) осущуствляет деление полинома информационной части на образующий полинам за 13 тактов. В каждом такие по управляющему сигналу в регистры 93-96 каждого кодера заносятся значения, сформированные на их входах. Кодированиезавершается в 14-ом такте во время приема в сдвиговый регистр 10 первых 15-ти бит информационной части следующего обобщенного кодового слова. В это время блок 101 элементов И каждого кодера закрыт, и за четыре подтакта осуществляется продолжение деления информационного полинома на образующий полином, которое соответствует сдвигу информационного полинома на четыре разряда в сторону старших степеней полинома. В каждом подтакте по управляющему . сигналу...

Номер патента: 1027838

Опубликовано: 07.07.1983

Авторы: Буданов, Когновицкий, Сюрин

МПК: H03M 13/51

Метки: дискретной, информации, передачи, приема

...стороне введены элемент ИЛИ, умножитель, последовательно соединенные блок опознавания ПСП, инвертор и счетчик, последовательно соединенные дополнительный блок сравнения, первый блок управления и дополнительный генератор ПСП,38 4а также сумматор и второй блок управления, причем выход блока выделения ПСП соединен с входом блока опознавания ПСП, другой выход которого соединен с одним входом элемента И, другой вход которого соединен с выходом счетчика, гоединенным также с одним входом первого блока управления и первым входом второго блока управления, другой вход которого соединен с выходом блока сравнения, другой вход которого соединен с выходом смматора, входы которого соединены соответст- . венно с другим выходом блока выделе" ния ПСП...

Номер патента: 1037431

Опубликовано: 23.08.1983

Авторы: Алексеев, Кальной, Тузков

МПК: H03M 13/51, H04L 1/20

Метки: обнаружения, ошибок, перерывов, проскальзываний, связи

...запрета, выход элемента И является выходом "проскальзывание"устройства и подключен к входу счетного триггера, выходы которого подключены к третьим входам переключателейпервого и второго блоков обнаруженияошибок, при этом вход устройстваобъединен с входом блока обнаружения пропадания сигнала, выход кото-рого подключен к третьему входу элемента И и к второму входу Р -5-триггера, выход которого является выходом "перерыв связи" устройства.На,чертеже представлена структурная схема устройства для обнаружения ошибок, проскальзываний и перерывов связи,Устройство содержит первый блок 1обнаружения ошибок, состоящий изрегистра 1-1 сдвига, первого 1-2и второго 1-3 полусумматоров, переключателя 1-4, второй блок 2 обнаружения ошибок, состоящий из...

Номер патента: 1046958

Опубликовано: 07.10.1983

Авторы: Ключко, Кузин, Кузнецов, Николаев, Попков

МПК: H03M 13/23, H03M 13/51, H04L 17/30 ...

Метки: декодер, кода, пороговый, сверточного

...2-й степени, что определяетЯ.(и 4 1)-1 разрядов регистра 1сдвига, где В.- максимальная степеньчленов образующего многочлена.Кодирующее устройство позволяет одно.20временно сформировать синдром для чегных и нечетных символов принимаемойпоследовательности до ее разделения наинформационную и проверочную части.Насумматоре Зпомодулю 2 происходит 25сложение синдрома четных символов с, нечетными символами последовательности и, наоборот, - синдрома нечетныхсимволов с четными символами. В ре,зультате формируются сигналы неравно- . ЗОзначности, которые записываются в регистр 4 неравноэначности и одновременнопоступают на декоммутируюший блок 7.Пороговый блок 5 на основании сигна, лов неравнозначности и установленногопорога корректирует...

Номер патента: 1050125

Опубликовано: 23.10.1983

Авторы: Бойко, Гаврилов, Федоренко

МПК: H03M 13/51, H04B 1/10

Метки: биимпульсного, приема, сигнала

...и на второйвходэлемента ИЛИ 16 й затеи соответственно в двухразрядный регистр 6 и впервый и. второй триггеры 7 и 8. Навход двоичного счетчика 18 непрерывноподаются тактовые импульсы,частота которых в два раза выве частотыбиимпульсных сигналов, поступающих.,на вход Усилителя-ограничителяДвоичный счетчик 18 делит на два час3 10501 тоту поступающих на его вход такто вых импульсов, и полученные на его выходе импульсы поступают на первые вхо-. ды элементов 9 и 10 неравнозначности с управляемыми выходами, .на вторые входы которых подаются сигналы с вы ходов двухразрядного регистра 6.Если стирание биимпульсного сигна, ла не имеет места, на выходе усилителя-ограничителя 1 присутствуют два еди ничных сигнала (от каждой половины и. импульсного...

Номер патента: 1051709

Опубликовано: 30.10.1983

Авторы: Давыдов, Жуков, Обухов

МПК: H03M 13/51

Метки: двоичных, декодирования, кодов, хемминга

....триггера подключен.к выходу первого. элемента И,а прямой выход - к первому входу выходного элемента И, второй вход которого соединен с инверсным выходомсчетчика импульсов, а третий и четвертый - с соответствующими прямымивыходами счетчика импульсов, инверсные выходы триггеров подключены кпервым входам соответствующих вторыхэлементов И, вторые. входы которыхобъединены и подключены к выходу йервого элемента И, входы которого соединены с соответствующими прямымиВыходами счетчика импульсов, а егоустановочные входы подключены к соответствующим выходам вторых элементов И, введены генератор импульсов,третий и четвертый элементы И и дополнительный элемент ИЛИ, выход которого подключен к тактовому входусдвигового регистра, а его...

Номер патента: 1053310

Опубликовано: 07.11.1983

Автор: Сафаров

МПК: H03M 13/51

Метки: коррекцией, ошибок, связи, цифровая

...входом пре образователя аналог-цифра и подсоединен к выходу синхронизатора, а 45 на приемной стороне последовательно соединенные приемник, синхронизатор, генератор эталонного сигнала и коррелятор, к второму входу которого подсоединен выход сумматора по модулю 50 два, к первому входу которого подсоединен выход элемента задержки, а также последовательно соединенные блоккоррекции ошибок и регистрирующий блок, к второму входу которого подсоединен второй выход синхронизато 55 ра, третий выход которого подключен к первому входу декодирующего блока, к второму входу которого подсоединен выход приемника, а выход подклю-чен к "входам элемента задержки и сум.60 матора по модулю два, выход которо,го подключен к первому входу блока коррекции...

Номер патента: 1054619

Опубликовано: 15.11.1983

Авторы: Гейнисман, Кочуров, Нахшин, Орлов, Фрумкин

МПК: H03M 13/51, H03M 5/16

Метки: клапан, сервоприводом

...цель достигается тем, что50в клапане с сервоприводом, содержащемраэобщающий входную и выходную магист-рали регулирующий орган, связанный споршнем сервопривода, иадпоршневая полость которого сообщена с выходным кана-лом распределительного устройства, попеременно сообщаемого с входным и спивным каналами золотником распределительного устройства, связанным с чувствительным элементом импульсной линии и с поршнем сервопривода, подпоршневая полость сервопривода и входной канал распределительного устройства сообщены свходной магистралью клапана. На чертеже представлено предлагаемое устройство, разрез,В корпусе 1 клапана размещен связанный с поршнем 2 сервопривода регулирующий орган 3; перекрывающий входную 4 и выходную 5...

Номер патента: 1061275

Опубликовано: 15.12.1983

Авторы: Бондарев, Голубчик, Скотарь, Федотов

МПК: H03M 13/51

Метки: исправления, многократных, обнаружения, одиночных, ошибок

...выход которого через шестой ключ подсоединен к дополнительному входу входного накопителя, ко второму входу шестого ключа подключен первый выход дешифратора, второй выход которого подсоединен ко второму входу первого ключа и первому входу второго ключа, второй вход которого объединен со вторым входом четвертого ключа и подсоединен к выходу накопителя, третий выход дешифратора через третий ключ подсоединен к первому входу триггера, второй вход которого объединен со вторым входом счетчика, первым входом динамического триггера и является вторым входом начальной установки, четвертый выход дешифратора через последовательно соединенные пятый ключ и элемент ИЛИ подсоединен ко второму входу динамического триггера, при этом первый выход триггера...

Номер патента: 1068943

Опубликовано: 23.01.1984

Авторы: Беланович, Болотин

МПК: H03M 13/51

Метки: импульсов, синхронизации

...равньм 1,5 - 1,8 периода следования импульсов синхрони.зации Тс . Вследствие этого выход ные сигналы одновибраторов 1 и 2имеют взаимное перекрытие во времени (фиг.Зб,в) и суммируются наэлементе ИЛИ б, на выходе которогопотенциальный сигнал (фиг. Зе), Вслучае пропадания импульса синхро 106894 3низаций один из одновибраторов 2и 1 не формирует расширенный импульс (Фиг. в) и на выходе элемента ИЛИ 6 и на первом контрольном выходе устройства (Фиг. Зе) появляется сигнал об отсутствии импульса синхронизации и сбое синхронизации.Расширенные импульсы с выходоводновибраторов 1 и 2 поступают науправляющие входы счетчиков 3 и 4,в результате чего прекращается подача на них запирающего уровня напряжения. В течение времени действия расширенного...

Номер патента: 1070700

Опубликовано: 30.01.1984

Авторы: Попов, Савельев, Сергеев, Устинов

МПК: H03M 13/51, H04L 1/12

Метки: защиты, ошибок

...на приеме последовательно соединенные блок сравнения, счетчик совпадений и элементИ и посяедовательно соединенные блокэлемеНтов ИЛИ и второй элемент НЕТ,выход которого подсоединен к первомуходу элемента ИЛИ и второму входуэлемента И, выход которого подсоединен к третьему входу выходного накопителя и первому входу счетчика блокировки на передаче, к второму входу первого элемента ИЛИ подключенвыход первого эЛемента НЕТ, к второму входу которого подключен второйвыход блока элементов ИЛИ, первыйвход которого подключен к выходусчетчика совладения, второй входподключен к выходу дешифратора служебных команд, а третий вход блокаэлементов ИЛИ подключен к выходудекодера, первый выход счетчикаблокировки подсоединен к второмувходу второго...

Номер патента: 1072050

Опубликовано: 07.02.1984

Авторы: Аверьянов, Верига, Овсянников, Яловега

МПК: H03M 13/51

Метки: блоков, кодом, коррекции, обнаружения, ошибок, работающих, хэмминга

...блоков обнаружения и коррекции ошибок, работающих с кодом Хэмминга.Устройство содержит информационный регистр 1, регистр 2 контрольных разрядов, блок 3 обнаружения и коррекции, триггер 4 имитации одиночной ошибки, триггер 5 запуска оперативного контроля, триггер б коррекции одиночной ошибки, триггер 7 результата проверки, счетчик 8 числа одиночных ошибок, элемент ИЛИ 9, элемент И 10, информационные входы 11,. тактовый 12 вход, вход 13 пуска, вход 14 сброса, информационный выход 15 контролируемого блока н контрольный выход 1645 генаратор 17, дешифратор 18, корректор 19 и сигнал 20.Информационные 11, тактовый 12входы, вход 13 пуска устройстваподключены к информационным, тактовым и первому управляющему входаминформационного....

Номер патента: 1073789

Опубликовано: 15.02.1984

Авторы: Ключко, Малофей, Щербина

МПК: G08C 19/16, H03M 13/51, H04L 17/30 ...

Метки: адаптивного, декодирования, дублированных, мажоритарного, приема, сигналов

...3 сообщений (фиг. 3)содержит элементы И 20 и 21, элементы ИЛИ 22, ключи 23 - 26, элемент27 ИЛИ, хронизатор 28.Элементы И 20 и,21 совместно сэлементом ИЛИ 22 формируют элементыпринимаемого сообщения из цифровыхкодов, записываемых в блоке 2 памяти.Ключи 23 - 26 предназначенй длякоммутации входов б, 7 и 8 Формирователя 3, выходов элементов И 20,21и элемента ИЛИ 22 с входами элемента 27 ИЛИ.Элемент ИЛИ 27 объединяет выходыключей 23 - 26 и соединяет их с выходом 9 Формирователя 3, 35Хронизатор 28 осуществляет управление ключами 23 - 26 и работойанализатора 4 сообщений,Анализатор 4 сообщений содержитинвертор 29, блок 30 сумматоров 31 - 4031 по модулю два, элемент ИЛИНЕ 32, алемент И 33, делитель 34,регистр 35 сдвига, переключатель...

Номер патента: 1073893

Опубликовано: 15.02.1984

Автор: Темкин

МПК: H03M 13/51

Метки: дроблений, защиты

...с,соответствующим входом первого . 25 блока совпадения, и второй счЕТЧик . импульсов, а также третий триггер, вход "Установка 1" которого подключен к другому выходу парафазного усилителя, а выход подключен к соответст.З 0 вующему входу, второго блока совпаденйя, третий и четвертый блоки,совпадения, причем к входам третьего блока совпадения подключены соответственно выход первого счетчика импульсов .йепосредственно, а выход35 первого блока совпадения через первый элемент задержки, а к входам чет вертого блока совпадения подключены соответственно выход второго счетчи-. ка импульсов непосредственно, а выход 40 второго блока совпадения через второй элемент задержки, выход третьего блока совпадения подключен к счетному ,"входу первого...

Номер патента: 1078653

Опубликовано: 07.03.1984

Авторы: Бруссер, Гор, Сафаров, Финк

МПК: H03M 13/51

Метки: информации, коррекцией, ошибок, передачи, приема

...выход генератора эталонного кода подключен к второму входу первого корректора ошибок и другому входу коррелятора, на передающей стороне введен сумматор по модулю два, входы которого соединены с выходами преобразователя кода, а выход сумматора по модулю два подключен к дополнительным входам регистра и блока сумйаторов по модулю два, на приемной стороне введены последовательно соединенные преобразователь кода дополнительный сумматор по модулю два и первый инвертор, последовательно соединенные первый элемент ИЛИ, второй инвертор, элемент И и третий инвертор, а также выходной блок элементов И и второй элемент ИЛИ, входы которого соединены с первыми выходами второго корректора ошибок, а выход второго элемента ИЛИ подключен к второму входу...

Номер патента: 1078655

Опубликовано: 07.03.1984

Авторы: Балабанов, Бецков, Бороденко, Ивашин, Краснобаев, Стеценко, Ткаченко

МПК: H03M 13/51

Метки: исправления, многократных, обнаружения, одиночных, ошибок

...элементИЛИ и триггер, к второму входу кото"рого подключен выход элемента НЕ,вход которого подключен к выходублока обнаружения ошибок, вход которого подключен к выходу сумматорапо модулю два через второй элементИЛИ, второй вход которого подключенк информационному входу первогоэлемента ИЛИ, при этом второй вход 65 третьего элемента ИЛИ является установочным входом устройства,На чертеже представлена структурно-электрическая схема устройствадля исправления одиночных и обнаружения многократных ошибок,Устройство содержит сумматор 1 по модулю два, накопитель 2, датчик 3 одиночных ошибок, ключ 4, блок 5 обнаружения ошибок, элементы ИЛИ 6-8, элемент НЕ 9, триггер 10, установочный вход 11.Устройство для исправления одиноч ных и обнаружения...

Номер патента: 1083385

Опубликовано: 30.03.1984

Авторы: Рогов, Цыпин

МПК: H03M 13/51

Метки: кодирования, кодов, циклических

...И, а выход третьего элемента И подключен,к второму входу элемента ИЛИ.На Фиг.1 приведена структурнаяэлектрическая схема устройства длякодирования циклических кодов; наФиг.2 - схема каждого из Ксумматоров по модулю два,Устройство для кодирования циклических кодов содержит блок 1 памяти с К-разрядными ячейками памяти, информационный регистр 2 ввода-вывода информации, блок 3 из Ксумматоров по модулю два, сумматор 4 по модулю два, элемент ИЛИ 5, блок 6 элементов И, блок 7 выбора старшего разряда кода полиномФ, регистр 8 кода полинома. Кроме того, каждый из Ксумматоров по модулю два содержит элемент ИЛИ 9, элементы И 10, 11, 12 и элементы НЕ 13 и 14,Блок памяти предназначен для хранения промежуточных и окончательных результатов деления...

Номер патента: 1088143

Опубликовано: 23.04.1984

Автор: Палащенко

МПК: H03M 13/51

Метки: биполярного, обнаружения, ошибок, сигнала

...подключен к входу элемента задержки.На чертеже представлена структурная электрическая схема устройства для обнаружения ошибок биполярного сигнала.Устройство для обнаружения ошибок биполярного сигнала содержит элемент ИЛИ 1, декодер 2, блок 3 обнаружения ошибок, инвертор 4, элемент И 5, дополнительный элемент ИЛИ 6, трехразрядный регистр 7 сдвига, элемецр 8 задержки, формирователь 9 отрицательного импульса по длительности,Устройство для обнаружения ошибок биполярного сигнала работает следующим образом.На информационные входы устрой" ства для обнаружения ошибок биполярного сигнала поступают положительные и отрицательные импульсы псевдотроичной последовательности кода НДВЗ На выходе декодера 2 формируется исходная двоичная...

Номер патента: 1088144

Опубликовано: 23.04.1984

Авторы: Карпович, Коломиец, Шитик

МПК: H03M 13/51, H04B 1/10, H04L 7/033 ...

Метки: биимпульсного, приемник, сигнала

...блоки, первый .и второй блоки памяти и формирователь тактовых импульсов, выход которого является тактовым выходом приемника биимпульсного сигна ла, введены последовательно соединенные первый преобразователь биимпульсного сигнала в моноимпульсный сигнал,дополнительный ждущий мультивибратор и первый элемент ИЛИ, а также второй преобразователь биимпульсного сигнала в моноимпульсный сигнал, второй элемент ИЛИ и решающий блок, при этом первый и второй входы решающего блока подключены соответственно к выходам первого и второго блоков памяти, объединенные тактовые входы которых подключены к выходам второго элемента ИЛИ, выход первого преобразователя биимпульсного сигнала в моноимпульсный сигнал подсоединен к информационному входу первого...

Номер патента: 1091359

Опубликовано: 07.05.1984

Автор: Сафаров

МПК: H03M 13/51

Метки: передачи, сигналов, цифровых

...на передающейстороне последовательно соединенныеблок кодирования, входы которого являются входами системы, и преобразователь кода, последовательно соединенные генератор эталонного кода иблок сумматоров по модулю два, последовательно соединенные регистр и модулятор, последовательно соединенные30синхронизатор и блок считывания, выход которого подключен к управляющему входу регистра, выход синхронизатора подключен к объединенным тактовымвходам генератора эталонного кода,блока кодирования и преобразователя З 5кода, одни выходы которого подключены к соответствующим входам регистра, другие входы которого соединены с выходами блока сумматоров по модуля два а на приемной стороне - после довательно соединенные демодулятор и синхронизатор,...

Номер патента: 1092510

Опубликовано: 15.05.1984

Авторы: Добрянский, Егоров, Типикин

МПК: H03M 13/51

Метки: внешней, памяти, синхронизации, цикловой

...устройств (ВЗУ) ЦВМ и построено для работы с блоками кодовых слов (КС), разделенных синхросигналом длиной четыре бита и записанными на носитель инФормации, обладающий высокой помехоустойчивостью самосинхронизирующимся способом записи, известным как модифицированная частотная модуляция (МФМ - запись).Вхождение в цикловый синхронизм осуществляется путем анализа специальной группы синхросигналов (ГСС, фиг.2), записываемой в начале каждой записи перед первым КС. В ГСС длиной не более одного КС с большой из- . быточностью записываются периодически расположенные синхросигналы и коды их расстояний до первого бита первого КС записи. По одновременному переполнению большинства счетчиков группы счетчиков расстояний устройство...

Номер патента: 1092742

Опубликовано: 15.05.1984

Авторы: Беляков, Лиференко, Марков

МПК: H03M 13/51, H04L 1/20

Метки: достоверности, информации

...обратныесвязи и параллельные цепи, как правило, требуют точной настройки и незначительный уход параметров отдельных узлов может привести к появлениюложной информации на выходе.Цель изобретения - повышение точности определения достоверности информация за счет уменьшения временнойзадержки прохождения сигналов,Цель достигается тем, что в устройство для определения достоверностиинформации, содержащее два регистрасдвига, первые входы которых объедиЖны и являются информационным входомустройства, второй вход первого регистра сдвига подключен к выходу инвертора и первому входу элемента И,выход которого подсоединен к входусчетчика ошибок, введены последова"тельно соединенные дешифратор, элемент ИЛИ и В-триггер, выход которого подсоединен к...