H03M 13/51 — постоянно взвешенные коды; n из m коды; коды Бергера

Номер патента: 1095398

Опубликовано: 30.05.1984

Авторы: Ключко, Малофей, Щербина

МПК: G06F 11/00, H03M 13/51

Метки: двоичных, декодирования, кодов, мажоритарного, повторении, сообщения, трехкратном

...и, ячеек памяти, в каждую из которых могут записываться "О", "1" или "2", и предназначен для записи результатов обработки повторений кодовых комбинаций. Выход регистра 4 соединен с вторим входом блока 2 сравнения, вторым входом управляемого вентиля 3 и выходом 8 устройства.Детектор 5 качества предназначен для анализа каждого принимаемого символа второго повторения кодовой комбинации и вырабатывания сигнала "Стирание" в том случае, если принятый элемент не может быть отождествлен ни с "О", ни с "1". Выход детектора 5 качества соединен с первым входом блока 6 исправления стираний.Блок 6 исправления стираний предназначен для инвертирования символа второго повторения в том случае, если он не совпадает с одноименным символом первого...

Номер патента: 1095427

Опубликовано: 30.05.1984

Авторы: Прожого, Смирнов, Смирнова, Солдатенко

МПК: H03M 13/51, H04L 1/00

Метки: защиты, импульсных, помех

...процесс повторяется каждый раз после появления ложного импульса, что свидетельству 30 ет о том, что устройство подавляет многократную помеху типа "Ложный импульс".Наличие импульса на установочном входе двоичного счетчика 1 в момент З 5 появления стробирующего импульса,что происходит после заполнения двоичного счетчика 1, свидетельствует о том; что на управляющем входе присутству.ет информационный сигнал, Поэтому 40 стробирующий синхроимпульс инвертиру" ется на выходе первого элемента 3 совпадения и поступает на выход устройства.Одновременно низким потенциапом с 45 выхода первого элемента 3 совпадения обнуляется счетный триггер 2. Высокий потенциал, устанавливающийся на инверсном выходе счетного триггера 2, Разрешает в дальнейшем...

Номер патента: 1100745

Опубликовано: 30.06.1984

Автор: Будько

МПК: H03M 13/51, H04L 1/20

Метки: дискретной, достоверности, информации, передачи

...2 передачи данных последовательность К информационных 20 импульсов поступает на блок 3 сравнения кодов, где сравнивается с установленной эталонной комбинацией. Результат сравнения в виде логической "1" (комбинация принята верно) 25 или логического "0" (комбинация принята неверно) поступает на информационный вход регистра 5 сдвига, на тактовый вход которого одновременнб поступает цикловой импульс, сформи- З 0 рованный блоком 4 синхронизации иэ тактовых импульсов, поступающих из аппаратуры 2 передачи данных, и записывается в первый разряд, Результат сравнения следующей комбинации также записывается в первый разряд35 регистра 5 сдвига,а результат сравнения предыдущей комбинации продвигается во второй разряд и т.д, Таким образом, в...

Номер патента: 1100746

Опубликовано: 30.06.1984

Авторы: Башмаков, Попов, Соляник

МПК: H03M 13/51, H04L 1/12

Метки: обнаружения, ошибок

...стробирующий блок 3,первый и второй счетчики 4 и 5 несовпадения, элемент 6 совпадения,блок 7 .обнаружения ошибок, регистр8 памяти, элемент 9 сборки, интегратор 10, датчик 11 комбинаций, первыйи. второй переключатели 12 и 13,первый и второй сумматоры 14 и 15по модулю два, элемент И 16, ключ1017, элемент 18 запрета,Устройство для обнаружения ошибок работает следующим образом,Передаваемая информация кодирует.ся избыточным разделимым ( п,к) кодом, где П - длина кодовой комбинации, к - число информационных разрядов. Проверочные разряды, числокоторых равно и -к, передаются пос,ле информационных. 20Двоичные сигналы кодовых комбинаций подаются в последовательномвиде, начиная с информационных разрядов, с входа устройства для...

Номер патента: 1107126

Опубликовано: 07.08.1984

Авторы: Грамотеев, Грехова, Речкина

МПК: H03M 13/51

Метки: имитации, сбоев

...структурная схема устройства.Устройство содержит одноразряд"ный блок 1 памяти, первый блок 2памяти, второй блок 3 памяти, адресные входы которых соединены с информационным входом 4 устройства, Выходы первого блока 2 памяти и второго блока 3 памяти соединены синформационными входами коммутатора 5 - первым 6 и вторым 7 соответственно. Управляющий вход 8 коммутатора соединен с выходом одноразрядного блока 1 памяти, а выходявляется информационным выходом 9устройства.Устройство работает следующимобразом,При отработке и проверке эффективности аппаратно-программныхсредств обеспечения надежности ЦВМк ЦВМ вместо основной памяти подключается устройство для имитациисбоев,Перед выполнением программыопределяется поток сбоев, которыйдолжен...

Номер патента: 1108618

Опубликовано: 15.08.1984

Авторы: Пятошин, Тузиков, Шутиков

МПК: H03M 13/51, H04L 17/30

Метки: декодирования, кода, нелинейного

...и второй группой входов блока поразрядного сравнения, при этом выходы блока сравнения подключены к первым входам первого и второго блоков элементов И, причем инверсные входы дешифратора подключены к вторым входам первого блока элементов И, а прямые 10 выходы дешифратора подключены к вторым входам второго блока элементов И и к входам обнаружителя ошибок, прямой выход которого подключен к первому входу первого элемента И, а инверсный выход обнаружителя ошибок подключен к первым входам второго и третьего элементов И, выходы которых подключены к первому и второму входам элемента ИЛИ, к третьему входу которого подключен выход первого элемента И, к второму входу которого подключен выход второго порогового элемента, при этом выходы первого и...

Номер патента: 1109923

Опубликовано: 23.08.1984

Авторы: Ерохин, Михайлов, Морозов, Приказюк

МПК: H03M 13/51, H04L 12/26

Метки: ошибок, регистрации, связи, системах, цифровых

...либо с помощью оператора. При этом сигнал с его первого выхода через элемент ИЛИ-НЕ 2 сбрасывает счетчик-делитель 3 на и в исходное состояние, а сигнал с вто рого выхода блока 5 первоначального запуска сбрасывает счетчик 11 ошибок, и через второй элемент ИЛИ 20 элемент задержки 18 в исходное состояние, и через первый элемент ИЛИ 1355 устанавливает первый триггер 4 в состояние, при котором с его первого выхода снимается сигнал Сброс" на блок 1 вьщеления ошибок, вследствие чего последний устанавливается в исходное состояние, и на первый элемент И 10, разрешающий прохождение сигнала ошибок с выхода блока 1 выделения ошибок для сброса счетчика- делителя 3 на и. С второго выхода первого триггера 4 подается сигнал на второй вход первого...

Номер патента: 1109924

Опубликовано: 23.08.1984

Авторы: Маркарян, Чахоян

МПК: G06F 11/08, H03M 13/51, H04L 17/30 ...

Метки: декодер, кода, укороченного, хэмминга

...00000 11111 1010 01111 ааааа ю 1 Ю 1 м 1501.11100011000001111110101ьацаф а ю41010101111000110000011111ВГ 2 ая 111 0101 1111 0011 0000 а а а,а00001110101110 0ьауава 9 уколяетчодри этом проверочная матрица нного кода Хемминга представиде Н =ЭЬ 1. Ь Э - единичная матрица, а ся где3 11099 матрицы Ь , , Ь, составлены путем циклического сдвига строк матрицы Ьл.Декодер укороченного кода Хэмминга функционирует на основе следующих предпосылок.Согласно теории кодирования основной задачей при декодировании кода Хэмминга является вычисление поли- нома остатка (кода номера искаженного разряда) посредством выражения 10Б = (Сл С аар) Н, (1) где Б полином остатка,СлС - контрольные разряды кодового блока;азаз 1 - информационные разрядЫ, ЗаТ - знак...

Номер патента: 1116431

Опубликовано: 30.09.1984

Автор: Иванов

МПК: H03M 13/51

Метки: двоичных, последовательностей

...входами -й группы блока сложения по модулю Ь, контролируемые входы устройства соединены с соответствующими вхчдами (И+1) -й группы блока сложения помодулю Ь, вход старшего разряда (И ++1)-й группы которого соединены с шиной нулевого потенциала, тактовый входустройства соединен с тактовыми входами регистров,На фиг, 1 приведена схема предлагаемого устройства на фиг. 2 - пример построения устройства для случая Ф(х)=Зх+х+4, Ь=5, которое имеютконтролируемые 1 ,1и тактовый2 входы, содержит блок 3 сложения помодулю Ь, М-разрядные регистры 414 я, число которых равно степени неприводимого многочлена, блоки 55 н умножения по модулю Ь, блок 6 деления на (Ь-ао), где а о - свободныйчлен неприводимого многочлена максимального периода. Ь -...

Номер патента: 1116544

Опубликовано: 30.09.1984

Авторы: Стальнов, Сулимов

МПК: H03M 13/51, H04L 17/30

Метки: блоковых, декодировании, кодов, локаторов, многочлена, недвоичных, стираний

...выход которого является первым выходом блока управления, и дблоков элементов И, первые вхопы которых являются входами блока управления, а вторые входы соединены с соответствующими выходами распределителя, при этом выходы блоков элементов И являются вторыми выходами блока управления.Регистры с второго по последний содержат на входе каждого разряда элемент ИЛИ, входы которого являются первым и вторым входами соответствующего разряда регистра, а выходы элементов ИЛИ подключены к входам соответствующих триггеров, выходы которых являются выходами регистров.На фиг. 1 представлена структурная электрическая схема устройствадля определения многочлена локаторовстираний при декодировании недвоичных блоковых кодов; на фиг. 2 - функциональная схема...

Номер патента: 1124311

Опубликовано: 15.11.1984

Авторы: Изосимов, Кулдыкин, Терехов

МПК: H03M 13/51

Метки: коррекцией, модулю, ошибок, сумматор, табличный, три

...и нулевым входами первоготриггера блока контроля, первый тактовый вход устройства соединен с первыми входами четвертого и пятого элементов И блока контроля, с первымиуправляющими входами первого и второго переключателей, второй тактовыйвход устройства соединен с вторымиуправляющими входами первого, второго и первым управляющим входом третьего переключателя, входы первогои второго операндов сумматора соединены соответственно с информационными входами первого и второго переключателей, выходы первого и второго переключателей соединены соответственно с первыми и вторыми входами элементов И, входами матрицы,единичный выход первого триггераблока контроля соединен с третьимуправляющими входами первого, второго и вторым управляющим...

Номер патента: 1130870

Опубликовано: 23.12.1984

Авторы: Балакин, Барашенков, Маркин, Усачев

МПК: H03M 13/51

Метки: распределителя

...входом второго циклического регистра сдвига и с первым входомвторого элемента ИЛИ, второй тактовыйвход устройства соединен с вторым входомвторого элемента ИЛИ, выход которого соединен с входом начальной установки триггера,выход триггера является контрольным выходом устройства и соединен с первыми входа" 55ми элементов ИЛИ группы, каждый выходконтролируемого распределителя соединен свторым входом соответствующего элемента ИЛИ группы, выходы элементов ИЛИ группы соединены с первыми входами соответствую. щих элементов И группы, М.й выход первого циклического регистра сдвига (где К - 1-3) соединен с вторыми входами (К + Згп) эле.й ментов И группы, где гп изменяется от 0пдо ("-1 -1), а и - количество выходов рас. пределйтеля, каждый...

Номер патента: 1132292

Опубликовано: 30.12.1984

Авторы: Анохин, Бояринов, Воробьев, Давыдов, Дадаев, Мельников, Митропольский, Салакатов, Улыбин

МПК: H03M 13/51

Метки: 64-разрядных, информационных, код, кодирования, корректирующий, расстоянием, слов, составной, шест

...Формирователя бйлинейных функций кода Нордстрома-Робинсона-Препараты и смесителя линейных Функций кода Нордстрома-Робинсона в Препара с информационнымиразрядами кода Рида-Соломона соединены с третьим и четвертым входамивторого смесителя проверочных разрядов соответственно, третий ичетвертый входы смесителя линейныхфункций кода Нордстрома-РобинсонаПрепараты с информационными разрядами кода Рида-Соломона подключенык первому и второму входам второгосмесителя проверочных разрядовсоответственно, при этом выходыформирователя билинейных функцийкода Нордстрома-Робинсона-Препараты и смесителя линейных функцийкода Нордстрома-Робинсона-Препараты с информационными разрядами кода Рида-Соломона соединены соответственно с первым и вторым входами...

Номер патента: 1221759

Опубликовано: 30.03.1986

Автор: Сафаров

МПК: H03M 13/51

Метки: обнаружением, ошибок, передачи, приема, сигналов, цифровых

...,д =О. Если ц 7 цо15 то вырабатывается сигнал/ =1. Вели чина порога Ь =при нечетноми+1о гь, 1 =при четном и . При этом возможны 4 комбинации (табл. 2)20 Ьо ЬоЬ 2 Ьо Ь 1 Ьо ЬЬо При сигналах=О от генератора16 эталонного кода через преобразователь 26 эталонного кода на блок 24обнаружения ошибок поступают кодовыекомбинации б, и 6 (без инвертирования символов). При сигналах (31 д =1кодовые комбинации, поступающие отпреобразователя 26 эталонного кода 40в блок 24 обнаружения ошибок, будутинвертированными, т.е, поступят комбинации В, и ЙПреобразователь 26 эталонногокода имеет структуру аналогичнуюструктуре преобразователя 8 эталонного кода (фиг. 3).В блоке 24 обнаружения ошибок производится поразрядное суммирование элементов Ь и Ь; (или Ь...

Номер патента: 1229969

Опубликовано: 07.05.1986

Авторы: Анохин, Бояринов, Давыдов, Дадаев, Мелешкин, Мельников, Митропольский, Салакатов

МПК: H03M 13/51

Метки: декодирования, кода, корректирующего, составного

...о т л ич а ю щ е е с я тем, что вычислитель значений ошибки кода Рида-Соломона содержит объединенные по входам первый формирователь вспомогательных символов, второй и третий Изобретение относится к вычислительной технике и электросвязи и может быть использовано в системах коррекции ошибок для исправления и обнаружения многократных ошибок в 64-разрядных блоках данных,Цель изобретения - повышение скорости декодирования. формирователи частичных произведений и второй формирователь вспомогатель" ных символов, выход которого соединен с вторым входом второго формирователя частичных произведений, третий вход которого соединен с выходом . второго формирователя обратно/го элемента и вторым входом третьего формирователя частичных произведений,...

Номер патента: 1239868

Опубликовано: 23.06.1986

Авторы: Березкин, Константинов, Ратников, Ситников, Филиппов

МПК: H03M 13/51

Метки: кодирующее

...кодов, получаемая в различных цепях предлагаемого устройства в процессе Формирования контрольного кода при значении входного сигнала: 1001 1111 0101 1000 ипри следующих исходных значениях кода в регистрах сдвига:Регистр 1 1000Регистр 2 - 0101Регистр 3 1010Регистр 4 - 0011 2398 б 8устройства подается следующая кодовая группа и все повторяется.В результате обработки ъ разрядоввходной последовательности в первыеразрядов регистра сцвига помещенапоразрядная сумма по модулю два ь, битов входной последовательности ссоответствующими битами, поступаюпщми иэ цепи обратной связи,которые1 О являются функцией ь -к последнихбитов регистра сдвига. В устройствеэта функция определяется за одинтакт с помощью таблицы, хранимой взапоминающем устройстве.15...

Номер патента: 1247802

Опубликовано: 30.07.1986

Авторы: Ребане, Риитсаар, Хунт

МПК: G01R 35/00, H03M 13/51

Метки: аналого-цифровых, поверки, преобразователей

...точности введением в устройточника 6 функциосигнала, аналогового слителя 11 среднего этом блок 12 управератора 13 импульсов тоты импульсов. Кроодержит: блок 1 пан элементами 2 и 3, - напряжение, сумк 6 образцового анаряемый АЦП 7, блокметический блок 9, ти кодов, блок 12 уп импульсов, дели- д пульсов. 1 ил.1247802 Составитель А. ВоителевТехред И. Верес Корректор О. ЛуговаяТираж 728 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 4/5Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 Редактор Н. ШвыдкаяЗаказ 4120/45 источник функционального аналогового сигнала, аналоговый сумматор и вычислитель среднего арифметического, а блок управления выполнен из последовательно...

Номер патента: 1249709

Опубликовано: 07.08.1986

Автор: Качерович

МПК: H03M 13/51

Метки: декодирования, кодов, корректирующих, циклических

...вычисление комбинации, соответствующей информационным символам 10..О, причем эта комбинация оказывается в запоми12497094тывается первым счетчиком 9, предела+1счета которого равен 1 1, где а -3нающем регистре 20 на третьем цикле работы распределителя 3 и т.д,кТаким образом, за (2 +1) циклов работы распределителя 3 в запоминающем регистре 20 последовательно появляются все слова данного циклического кода, причем каждое слово сохраняется в запоминающем регистре 20 в течение всего цикла. С помощью и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6 -6 кодовое О слово, записанное в запоминающем регистре 20, сравнивается с принятым словом, записанным в буферном регистре 1 При этом сигнал "1" имеется на выходах лишь тех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6;, которые...

Номер патента: 1256231

Опубликовано: 07.09.1986

Авторы: Булгаков, Лазинцев

МПК: H03M 13/51, H04L 17/30

Метки: декодер, кода, цепного

...и проверочных символов, ито информационные символы содержат пакет ошибок длины(фиг. 2 а) 2 а проверочные - содержат пакет ошибок длины 1 + ь (фиг. 2 в). Для упроще-. ния построения временных диаграмм работы декодера цепного кода (фиг. 2) приняты следующие условия: по каналу 30 связи передается длительный "О"; ошибки, возникающие из-за помех в канале связи, приводят к появлению "1"; учитывая, что информационные и проверочные символы, передаваемые по каналу связи, чередуются, величина интервала, занимаемого пакетом ошибок (в канале связи), равна 2+В, где п сТаким образом, пакет ошибок в информационных символах не превьппает исправляющей способности декодера цепного кода и может быть исправлен, а пакет ошибок в проверочных символах...

Номер патента: 1275782

Опубликовано: 07.12.1986

Авторы: Карпухин, Ракошиц

МПК: H03M 13/51

Метки: кодирования

...символом, записывается на регистр 17. Одновременно с вычитателя 14 информация поступает на вычитатель 18 где производится вычигтание величины - 1(2 -2)=(-(2 -21=так как -(2 -2)=(2 -1)-(2 -2)=1По сигналу с выхода 35 блока 3 результат вычитания записывается на регистр 20. Одновременно, по сигна" лу с выхода 36 блока 3 производится перепись содержимого регистра 23 (от предыдущего цикла) на регистр 21 с преобразованием в преобразователе 19. И, наконец, на сумматоре 22 производится сложение содержимого регистров 20 и 21. Результат сложения, являющийся 1 +1-р проверочным символом, записывается на регистр 23 по сигналу с выхода 37 блока 3.В каждом цикле работы устройства на элементе И 27 производится анализ35 очередного символа. Если...

Номер патента: 1287295

Опубликовано: 30.01.1987

Автор: Ягунов

МПК: H03M 13/51

Метки: коррекции, ошибок

...на вход элемента 32 И, на другой вход которого вслучае необходимости маркирования 55нечадежных символов в прЕдлагаемомустройстве поступает "единица" с выхода второго порогового элемента 15,как результат сравнения числа 1, поступившего со счетчика 13, с ограничительным числом 2 ,па неравенству Ч Р 7., В этом случае на элемент 29 ИПИ поступает "единица" с выхода элемента 32 И. В случае прихода от регистров 8 и 9 только "нулей" элемент 35 ИЛИ-НЕ в свою очередь посылает на элемент 30 ИЛИ "единицу На выходе элемента 30 ИЛИ единицапоявляется и в том случае, если навыходах пороговых элементов 17,18появится хотя бы один "куль" - признак невыполнения неравенствап,при этом соединенный с ними элемент 28 И-НГ выдает "единицу" на другой вход...

Номер патента: 1287296

Опубликовано: 30.01.1987

Автор: Устинов

МПК: H03M 13/51

Метки: исправления, ошибок

...кодовой последовательности, которые соответствуют элементам кольцевого сдвигающего регистра 16, находящимся в положении "О" (в начале работы этому положению сов ответствуют все элементы кольцевого сдвигающего регистра 16, кроме перЮ рвых 3 элементов, которые были ранее установлены в положение ) . В результате в приемном регистре 1 будет записана и-разрядная последователь ность,первых символов которой стерты, а в сумматорах 22 по модулю два - результат суммирования одноименных нестертых символов, который записывается в приемный регистр 1 на место стертых символов через злементы 20 И с помощью второй серии из И импульсов (1+12 М) генератора 17 тактовых импульсов. Следующим импульсом с генератора 17 осуществля ется сдвиг содержимого...

Номер патента: 1287297

Опубликовано: 30.01.1987

Авторы: Ермаков, Зиновьев, Ивочкин, Пятошин, Тузиков, Шурыгин

МПК: H03M 13/51

Метки: декодирования, кодов, линейных

...Четвертый и пятый адресные разряды, поступающие на адресный входы этого ПЗУ с Выхода элемента 57 ИЛИ и со входа 60, определяют режим формирования сигналов уп-.равления и тем самым режим работывычислителя 5,Если в принятом слове ноль ошибок,то на четвертом и пятом адресных8729" 8 35 40 ф 5 5055 5 10 15 20 25 30 входах распределителя 54 устанавливается комбинация О и на выходы63 выдаются Определенные для этогорещ 1 ма сигналы управления,Если в принятом слове одна ошибка, то на четвертом и пятом адресных входах распределителя 54 устанавливается комбинация 01 и на выходы63 выдаются в течение двух тактов дваОпределенных для этого режима сигналыуправления,Если в принятом слове более однойошибки, то на четвертом и пятом адресных входах...

Номер патента: 1290540

Опубликовано: 15.02.1987

Авторы: Евтихиев, Литвинов, Матикашвили, Пучков, Руцков, Симаков, Таубкин

МПК: H03M 13/51

Метки: декодирования, кода, рида-соломона

...второй блок регистров, блоквыбора режима и кольцевой блок регистров, выходы генератора элементовполя СР(2 ) подключены к соответствующим информационным входам кольцевого блока регистров и первым информационным входам блока вычисленияпоправок, второй выход которого соединен с первым управляющим входом Окольцевого блока регистров, первыевыходы которого соединены с соответствующими вторыми информационными вхо -дами блока вычисления поправок, выходы счетчика подключены к соответ,ствующим вторым управляющим входам,кольцевого блока регистров и первыминформационным входам второго блокарегистров, первые, вторые и третьивыходы блока вычисления синдромов 20соединены соответственно с вторыми,третьими ичетвертыми информационнымивходами...

Номер патента: 1290555

Опубликовано: 15.02.1987

Авторы: Выборов, Зеленевский, Римдзенок, Федотов

МПК: H03M 13/51, H04L 25/38

Метки: информации, передачи, цифровой

...синхронизации обеспечиблок 16. На выходе блока 14 сравнеение работой информационния может быть получен разрешающий2, а также управлениепотенциал, если на схему сравненияутатора 3 и проверочногопоступили одинаковые кодовые комбиким образом, что на выходе 35нации. 110001111 55 Изобретенике и можетемах передЦель изостоверностиности необнНа чертеэлектрическсистемы.Системации содержи7блок 1 упринформационпроверочныйисточник 6стороне - бнизации, копамяти, инАпроверочныи12 памяти,да, блок 14гласующийблок 17 при1СистемаКодоваяот источникблока 1 упрзапускает ев информациуправлениявает управлного кодераработой коммкодера 4 таинформационного кодера 2 формируется кодовая комбинация по принципу биортогонального кода, которая затем ко-...

Номер патента: 1292189

Опубликовано: 23.02.1987

Авторы: Карпухин, Ракошиц

МПК: H03M 13/51

Метки: декодирования, коррекцией, ошибок

...(Ь ) регистра 18 формирователя3 переписывается на регистр 38 блока 11 по сигналу13.Если ошибка произошла в 1 -м символе информационной части Я=О14), то в соответствии с формулой12) на вычитателе 40 осуществляется получение разности К, -Ь, а на вычитателе 41 - разности Ь -ь,. С вычитателя 40 разность К, - Ь поступает на преобразователь 46, осуществляющий преобразованием (К, - ь ), результат которого суммируется с результатом вычитателя 41 на суммато"ре 47. Если содержимое (Ь,) регистра6 не равно оо (1111), то выход элемента И-НЕ 36 равен "1", а если Ь ФК,т,е, выход вычитателя 40 не равен"0", то выход элемента ИЛИ 48 равен"1", и на дешифраторе 45 возбуждаетсячетвертый выход,Далее, если элемент 42 сравнениявыдает сигнал на первом...

Номер патента: 1293855

Опубликовано: 28.02.1987

Авторы: Додин, Крутиков

МПК: H03M 13/51

Метки: декодирования, исправлением, ошибок

...того или иного сигнала на выход мультиплексора 7 с учетом качества канала, оцененного эа предыдущий отрезок времени, продолжитель 354055 а затем один из сигналов Л Л Лоф2 Л Л , А коммутируется на выкход мультиплексора 7 в зависимости от кода, поданного на управляющие входы мультиплексора 7 из кодопреобразователя 13.Если на выход мультиплексора 7 коммутируется сигнал А = 1, то он блокирует исправление каких бы то ни было символов входной кодовой после О довательности. В этом случае информация не исправляется и дополнительные ошибки устройством декодирования с исправлением ошибок не вносятся.Если на выход мультиплексора 7 коммутируется сигнал А , то исправление символов разрешается только в тех кодовых словах, которым...

Номер патента: 1295532

Опубликовано: 07.03.1987

Авторы: Бабанин, Типикин

МПК: G06F 11/00, G06F 17/00, H03M 13/51 ...

Метки: вычислитель, декодера, ошибок, помехоустойчивого

...с логико-алгебраическим выражениемвгде й, и й " логические переменные,с помощью которЫх производится клас 5 сификация типов ошибок в кодовом сло-,ве и локализация места ошибок,Логические переменные вычисляютсяпо следующим выражениям:8 Ю в( ) фВв ) вввавСХ) )+ввдвЕ,(Х)+ Г(Х)"хД, (Х)Логическая переменная С, образуется на выходе элемента ИЛИ 8, логическая переменная е 2 вычисляется с помо"55 щью блоков 2, 4, 6, 9 и образуетсяна выходе элемента ИЛИ-НЕ 9, отноЕ (Х)шение вычисляется блоками 3-5.в 24(При декодировании РС-кодов с исправлением двух ошибок в вычислителеошибок возможны следующие три ситуации.При первой ситуации в кодовом слове отсутствуют ошибки, т.е, Х=Х ==У =Уг =О. В этом случае в каждомтакте на входы 13-16 поступают...

Номер патента: 1300647

Опубликовано: 30.03.1987

Автор: Музыченко

МПК: H03M 13/51

Метки: кода, обнаружения, ошибок, равновесного

...регистра 2 памяти, если на выходе его (-1)-го разряда - единичный потенциал, а на выходе (и-х+1)-го разряда регистра 1 сдвига - единичный потенциал. При появлении единичного потенциала на выходе х-горазряда регистра 2 памяти, на выходеего (-1)-го разряда появляется нулевой потенциал. Таким образом, единичный потенциал имеет место на выходе только одного разряда регистра 2 памяти, Одновременно, по мере обнуления разрядов 1- регистра 1 сдвига, единичные потенциалы появляются на выходах от первого до х-го элементов И группы 3. В момент появления единичного потенциала на выходе р-го разряда регистра 2 памяти, где р - число единиц входного кода, единичный потенциал появляется на (и-р)-м выходе группы 3 элементов И, что вызывает...

Номер патента: 1300648

Опубликовано: 30.03.1987

Авторы: Александров, Парамонов

МПК: G06F 11/00, H03M 13/51

Метки: вычислительных, имитации, машин, сбоев, цифровых

...9 случайных чисел, Причем сбойный код будет проходить на каждой К-й меченой команде (данных), считываемой из наладочного БП 2, Делитель 12 пропускает на выход к-й импульс меченой команды, изменение К происходит изменением коммутации начальнага устанава счетчика 16, Триггер 7 предназначен для борьбы с 48зацикливанием короткого участка программы при защите ега повторным выполнением. Он иСпользуется в случае,когда создают максимальный поток сбоев, и не позволяет сделать 1 = 1,Синхронная работа (исключение влияниятриггера 7 при Е = 2,4) осуществляется начальной установкой триггера7 и счетчика 16, Генератар 9 случайных чисел выдает случайный код прикаждом обращении ЦВМ 3 к наладочномуБП 2. Эта достигается тем, чта кодадреса, передаваемый из...