Приемник биимпульсного сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК ИЮ (И Ретени 1 и ТВУ Д: ОПИСАНИЕ ИЗОБ Н АВТОРСКОМУ СВИДЕТЕЛЬ(56) 1. Авторское свидетельство СССРН 869072, кл. Н 04 Ь 1/10, 1981.2, Авторское свидетельство СССРН 497740, кл. Н 04 Ь 7/02, 1975 (прототип).(54)(57) ПРИЕМНИК БИИМПУЛЬСНОГО СИГНАЛА, содержащий последовательно соединенные ждущий мультивибратор ипервый дифференцирующий блок, а такжевторой и третий дифференцирующие блоки, первый и второй блок памяти и формирователь тактовых импульсов, выходкоторого является тактовым выходомприемника биимпульсного сигнала, о тл и ч а ю щ и й с я тем, что, сцелью повышения помехоустойчивости,в него введены последовательно соединенные первый преобразователь биимпульсного сигнала в моноимпульсныйсигнал, дополнительныйждущий мультивибратор и первый элемент ИЛИ, а также второй преобразователь биимпульсного сигнала в моноимпульсный сигнал,второй элемент ИЛИ и решающий блок,при этом первый и второй входы решаай Мф ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпо делАм изОБРетений и отнРытий р 50 Н 04 Ь 1/10 // Н 04 Ь 7/О ющего блока подключены соответственнок выходам первого и второго блоковпамяти, объединенные тактовые входыкоторых подключены к выходам второгоэлемента ИЛИ, выход первого преобразователя биимпульсного сигнала в моноимпульснцй сигнал подсоединен к информационному входу первого блока памяти,выход второго преобразователя биимпульсного сигнала в моноимпульсныйсигнал - к информационному входу второго блока памяти и входу ждущегомультивибратора, выход которого подсоединен к другому входу первого элемента ИЛИ, выход которого через второй дифференцирующий блок подсоединен к первому входу второго элементаИЛИ, второй и третий входы которогоподключены соответственно к выходампервого дифференцирующего блока нтретьего дифференцирующего блока,вход которого подключен к выходудополнительного ждущего мультивибратора, а выход второго элемента ИЛИподсоединен к входу формирователя,тактовых импульсов, при этом объединенные входы первого и второго преобразователей биимпульсного сигналав моноимпульсный сигнал являются вхо"дом приемника биимпульсного сигнала,а выход решающего блока является выходом приемника биимпульсного сигнала, 1088144Изобретение относится к электросвязи и может быть использовано припередаче данных,Известен приемник биимпульсногосигнала, содержащий последовательно 5включенные усилитель-ограничитель,преобразователь биимпульсного сигнала в телеграфный сигнал и фазовыйдетектор, а также блок автоподстройки азы тактовой частоты, вход и выход которого подключены соответственно к выходу преобразователя биимпульсного сигнала в телеграфный сигнали другому входу Фазового детектора ЯНаиболее близким по технической 15сущности к изобретению является приемник биимпульсного сигнала, содержащий последовательно соединенные ждущий мультивибратор и первый дифферен"цирующий блок,а также второй и третий 20дифференцирующре блоки, первый и второй блоки памяти и формирователь тактовых импульсов, выход которого является тактовым выходом приемника биимпульсного сигнала, при этом первый 25выход ждущего мультивибратора черезвторой дифференцирующий блок подсоединен к входу первого блока памяти,второй выход ждущего мультивибраторачерез Формирователь импульсов и третий дифференцирующий блок подсоединен к входу второго блока памяти,выход которого через блок сравненияподключен к другому входу первого бло"ка памяти, а вход первого дифференцирующего блока объединен с другимивходами второго блока памяти и блокасравнения 21 .Недостатком известных приемниковбиимпульсных сигналов является низкая помехоустойчивость при наличиистираний и вставок в канале связи.Цель изобретения - повышение помехоустойчивости при наличии стираний и вставок в канале связи.45Для достижения поставленной цели в приемник биимпульсяого сигнала, содержащий последовательно .соединенные ждущий мультивибратор и первый дифференцирующий блок, а также второй и третий дифференцирующие блоки, первый .и второй блоки памяти и формирователь тактовых импульсов, выход которого является тактовым выходом приемника биимпульсного сигна ла, введены последовательно соединенные первый преобразователь биимпульсного сигнала в моноимпульсный сигнал,дополнительный ждущий мультивибратор и первый элемент ИЛИ, а также второй преобразователь биимпульсного сигнала в моноимпульсный сигнал, второй элемент ИЛИ и решающий блок, при этом первый и второй входы решающего блока подключены соответственно к выходам первого и второго блоков памяти, объединенные тактовые входы которых подключены к выходам второго элемента ИЛИ, выход первого преобразователя биимпульсного сигнала в моноимпульсный сигнал подсоединен к информационному входу первого блока памяти, выход второго преобразователя биимпульсного сигнала в моноимпульсный сигнал - к информационному входу второго блока памяти и входу ждущего мультивибратора, выход которого подсоединен к другому входу первого элемента ИЛИ, выход которого через второй дифференцирующий блок подсоединен к первому входу второго элемента ИЛИ, второй и третий входы которого подключены соответственно к выходам первого дифференцирующего блока и третьего дифференцирующего блока, вход которого подключен к выходу дополнительного ждущего мультивибратора, а выход второго элемента ИЛИ подсоединен к входу формирователя тактовых импульсов, при этом объединенные входы первого и второго преобразователей биимпульсного сигнала в моноимпульсный сигнал являются входом приемника биимпульсного сигнала, а выход решающего блока является выходом приемника биимпульсного сигнала.На чертеже изображена структурная электрическая схема приемника биимпульсного сигнала.Приемник биимпульсного сигнала содержит первый и второй преобразователи 1 и 2 биимпульсного сигнала в монцимпульсный сигнал, ждущий мультивибратор 3, дополнительный ждущий мультивибратор 4, первый и второй дифференцирующие блоки 5 и 6, третий дифференцирующий блок 7, первый и второй элементы ИЛИ 8 и 9, первый и второй блоки 10 и 11 памяти, решающий блок 12 и Формирователь 13 тактовых импульсов.Приемник биимпульсного сигнала работает следующим образом. Информация, закодированная в биимпульсный сигнал, поступает на объединенные входы первого преобразова3 10881 теля 1 н второго преобразователя 2, которые преобразуют биполярный сигнал в моноимпульсные сигналы, соот.ветствующие каждой полярности вхрд ного сигнала. Моноимпульсные сигналы 5 поступают на информационные входы первого и второго блоков 10 и 11 памяти и входы ждущего мультивибратора 3 и дополнительного ждущего мультивибратора 4. Ждущий мультивибратор 3 10 и дополнительный ждущий мультнвибратор 4 запускаются передним фронтом импульсов, поступающих на их входы, причем длительность формирующего ими импульса составляет 0,75 Т, где Т - 15 период следования входных импульсов. Сигналы с выходов ждущего мультивибратора 3 и дополнительного ждущего мультивибратора 4 поступают через первый элемент ИЛИ 8 и второй днффе ренцирующий блок 6 на первый вход второго элемента ИЛИ 9, на второй и третий входы которого поступают соответственно сигналы с выходов первого дифференцирующего блока 5 и третьего дифференцирующего блока 7.Последовательность импульсов с выхода второго элемента .ИЛИ 9 поступает на тактовые входы первого и второго блоков 10 и 11 памяти, выполненных в виде сдвиговых четырехразрядных регистров. Выходные сигналы разрядов первого и второго блоков 10 и 11 памяти поступают соответственно на первый 44 4и второй входы решающего блока 12, в котором путем сравнения информации, записанной в .двух. соседних тактах; производится определение исходной информации, При этом, если сумма по модулю два бит-информации в первом и четвертом разрядах сдвиговых регистров первого 10 или второго 11 блоков памяти равна "1", то принятая информация равна "1", а в противном случае - "0". В случае стирания информации или появления новых импуль-" сов (вставок) не чаще одного искажения длительностью в половину тактового интервала на интервале в два тактовых интервала искажения входных сигналов выявляются решающим блоком 1.2. В последнем осуществляется суммирование по модулю два содержимого сдвиговых регистров первого и второго блоков 10 и 11 памяти. Если эта сумма равна "1", то данный канал (например, последовательно соединен ные первый преобразователь 1 и первый блок 10 памяти) принимает информацию с ошибкой и на выход решающего блока поступаечф информация со второго канала (последовательно соединены второй преобразователь 2 и второй блок 11 памяти).Таким образом обеспечивается восста" новление исходной информации из прини- маемых сигналов при их искажении стираниями и вставками.