Патенты с меткой «реализующего»

Номер патента: 548863

Опубликовано: 28.02.1977

Авторы: Гречишников, Степанян

МПК: G06F 17/14

Метки: адресов, блок, быстрое, преобразование, реализующего, устройства, формирования, фурье

...от номера итерации приведены в таблице.Очевидно, чго коды нижних и верхних адресов в -й итерации отличаются лишь в одном разряде, причем номер этого разряда в течение всей итерации постоянен и равен номеру итерации. Поэтому, если в кодах верхних адресов значение данного разряда заменить на противоположный, то получим последовательность нпкних адресов для данной итерации,Таким образом, в первой ятерацип для формирования кодов нижних адресов необходимо произвести логическое сложение старшего разряда верхнего адреса с признаком первой итерации, во второй итерации - второго разряда, начиная со стороны старшего, с признаком второй итерации и т, д. При реализации безызбыточного алгоритма БПФ или при одновременном выполнении БПФ над двумя...

Номер патента: 1104526

Опубликовано: 23.07.1984

Авторы: Гринчук, Коркмазский, Шарафан

МПК: G06F 17/14, G06F 9/34

Метки: адресов, блок, быстрое, преобразование, реализующего, уолша, устройства, формирования

...объединение соответствующих сигналов группы элементов И 4 и формирование на своих выходах разрядов с 2-го по(и - 1) -й адреса первого операнда, При этом младшим и старшим разрядом адреса первого операнда являются выходные сигналы первого и последнего элементов группы элементов И 4.Группа элементов ИЛИ 6 осуществляет объединение входных информационных сигналов блока, представляющих собой позиционный код номера итерации и соответствующих разрядов адреса первого операнда,и формирует на своих выходах адрес второго операнда. Мальтиплексор 7 представляет собой цифровой четырехканальный мульиплексор и осуществляет выдачу на информационный выход 8 блока одного иэ четырех и+2) -разрядных адресов: адреса входных данных, адреса первого...