Устройство для вычисления скользящего спектра

/332,Е ИЗОБРЕТЕНИЯСВИДЕТО ЯСТВ У ОПИСАК АВТОРСКОМ политехтия Вели" еско о СССР;973. с е свидетел 06 Г 15/33. Пику- ализаФурье.ототип). 2. Евтеев О,И., лин В.С. и др. Аппа ция дискретного пре М., "Энергия", 1978 Б,Иная уще у ован 57 ( ВЫЧИСЛЕ ержащее блок и арифметиный выход коационным вхоТ 8 ЕККЫЙ КОМИГЕТ СССРМ ИЗОБРЕТЕКИЙ И ОКРИй(71) Киевский ордена Лениннический институт им. 50-лкой Октябрьской социалистиреволюции(54)(57) УСТРОЙСТВО ДЛЯСКОЛЬЗЯЩЕГО СПЕКТРА, содуправления блок памятический блок, информационторого соединен с информ дом блока памяти, о т л и ч а ю - щ е е с я тем, что, с целью расширения функциональных возможностей путем вычисления скользящего спектра с переменным шагом скольжения, в не-, го введены блок буферной памяти и мультиплексор, первый вход которого соединен с информационным выходом блока памяти, информационный вход арифметического блока подключен к выходу мультиплексора, второй вход которого соединен с информационным, выходом блока буферной памяти, информационный вход которого является информационным входом устройства, причем блок управления содержит пер". вый и второй мультиплексоры, первыйс и второй счетчики, счетчик адреса записи, счетчик адреса считывания, первьи, второй и третий элементы НЕ, 85-триггер, счетчик итераций, сумматор, первый и второй элементы И, дешифратор, элемент ИЛИ и генератор тактовых импульсов, выход которого подключен к первому входу первого элемента И и счетному входу первого .счетчика, выход переполнения .которого соединен со счетным входом счетчика итераций, выход переполнения которого подключен к управляющему входу счетчика адреса считывания,5 -входу к 5 -триггера и первому входу элемента ИЛИ, выход которого рЖ соединен с управляющим входом второго счетчика, выход переполнения которого подключен к к -входу к 5-триггера, выход которого соединен с первым входом второго элемента И, выход которого подключен к счетному входу второго счетчика и счетному входу счетчика адреса записи, выход 1 -го 6 =О,-1) разряда которого подключен, к 1 -му разряду первого входа первого мультиплексора и входу-го разряда сумматора, выход-го (; =О, ) разря-; . да которого соединен с входом 1 -го разряда счетчика адреса считывания, выход 1 -го (1 =1,р ) разряда которого соединен с 1 -м разрядом второго вхо- да первогЬ мультиплексора, управляющий вход которого соединен с выходом второго разряда первого счетчика, выход первого разряда которого подключен квходу первого элемента НЕ, выход которого соединен с входом пер. вого разряда второго мультиплексора, управляющий вход которого объединен с входом Яешифратора и подключен к1095188 15 информацион.ому выходу счетчика итераций, выход 1 -го разряда счетчикаадреса записи соединен с входом второго элемента НЕ, выход которогоподключен к входу р -го разряда сумматора, вход переноса которого является входом задания логической единицы устройства, выход дешифраторасоединен с вторым входом первого элемента И, выход которого подключенк счетному входу счетчика адресасчитывания, выход нулевого разрядакоторого соединен с входом третьегоэлемента НЕ, выход которого соединенс нулевым разрядом второго входа первого мультиплексора, информационныйвход второго счетчика является входом задания параметра устройства,второй вход второго элемента И явля-. Изобретение относится к вычислительной технике, предназначено для вычисления циклического, скользящего и мгновенного спеКтров сигналов по алгоритму быстрого преобразования Фурье и может быть использовано в анализаторах спектра, работающих в реальном масштабе времени при цифровой обработке сигналов в геологии, медицине, радиолокации.Известно устройство для нахождения спектров сигналов, включающееарифметический блок, блок оператив ной памяти, мультиплексор и устройст" во управления 1.Недостаток данного устройства -невозможность вычисления скользящего спектра сигналов с произвольным шагом скольжения. Наиболее близким к предлагаемому по технической сущности является устройство, содержащее г =1/0+1 блоков буферной памяти, блок памяти, формирователи адреса, устройство ввода, блок управления, содержащий блок синхронизации и блоки адресации; арифметический блок, выход которого соединен с информационным входом блока памяти, адресный вход которого подключен к .выходу блока адресации,ется первым синхровходом устройства,а второй вход элемента ИЛИ .являетсявторым синхровхсдом устройства, выход-го (с=2, р +1) разряда первогосчетчика блока управления соединенс-м разрядом второго мультиплексора блока управления, выход которогоподключен к адресному входу блокапамяти, управляющий вход которогообъединен с управляющим входом блокабуферной памяти и подключен к выходувторого разряда первого счетчика блока управления, выход дешифратора блока управления соединен с управляющимвходом мультиплексора, а выходпервого мультиплексора блока управления подключен к адресному входу блока буферной па.мяти. вход которого соединен с выходом блока синхронизации 2 .Однако скользящий спектр в устройстве вычисляется только для одного 5 значения коэффициента смещения 1,При необходимости изменить коэффициент смещения (шаг скольжения) требуется доработка как устройства уп, ,равления, так и изменение количества 10 и объема блоков буферной памяти, чтоделает вычисление скользящего спектра с произвольным коэффициентом 1(1/И й 6(1) практически невозможным.Цель изобретения - расширение функциональных возможностей устройст- ва путем вычисления скользящего спектра с переменным шагом скольжения. Поставленная цель достигается тем, что устройство для вычисления скользящего спектра, содержащее блок управления, блок памяти и арифметический блок, информационный выход ,которого, соединен с информационным входом блока памяти, введены блок буферной памяти и мультиплексор, первый вход которого соединен с информационным выходом блока памяти, информационный вход арифметического блока подключен к выходу мультиплексора, второй вход .которого соединенс информационным выходом блока буферной памяти, информационный вход которого является информационным входом устройства, причем блок управления содержит первый и второй мультиплексоры, первый и второй счетчики, счетчик адреса записи, счетчик адреса считывания, первый, второй и третий элементы НЕ, 85-триггер, счетчик итераций, сумматор, первый и второй элеО менты И, дешифратор, элемент ИЛИ и генератор импульсов, выход которого подключен к первому входу первого элемента И и счетному входу первого счетчика, выход переполнения которо го соединен со счетным входом счетчика итераций, выход переполнения которого подключен к управляющему входу счетчика адреса считывания, 5-входу Рб -триггера и первому входу 20 элемента ИЛИ, выход которого соединен с управляющим входом второго счетчика, выход первого переполнения которого подключен к 8 -входу Ю -триггера, выход которого соединен с первым входом второго элемента И, выход которого подключен к счетному входу второго счетчика и счетному входу счет чика адреса записи, выход 1 -го ( =О, -.1) разряда которого подключен к Зб -иу разряду первого входа первого мультиплексора и входу-го разряда сумматора, выход-го ( = О,р. ) разряда которого соединен с входом-го разряда счетчика адреса считывания, выход-го 6 =1, ) разряда которого соединен с-ым разрядом второго входа первого мультиплексора, управляющий вход которого соединен с выходом второго .разряда первого счетчика, выход первого разряда которого подключен к входу первого элемента НЕ, выход которого соединен с входом первого разряда второго мультиплексора, управляющий вход которого объединен 45 с входом дешифратора и подключен к информационному выходу счетчика итераций, выход р -го разряда счетчика адреса записи соединен с входом вто-. рого элемента НЕ, выход которого подключен к входу-го разряда суммато" ра, вход переноса которого является входом задания логической единицы устройства, выход дешифратора соединен с вторым входом первого элемен та И, выход которого подключен к счетному входу счетчика адреса считывания, выход нулевого разряда которого соединен с входом третьегоэлемента НЕ, выход которого соединеч;с нулевым разрядом второго входа первого мультиплексора,информационнный вхорвторого счетчика является входом задания параметра устройства, второй входэлемента И является первым синхровходом устройства, второй вход второго элемента ИЛИ является вторымс.лнхровходом устройства, выход"го6 =2, р +1) разряда первого счетчикаблока управления соединен с-ым разрядом второго мультиплексора блокауправления, выход которого подключенк адресному входу блока памяти,управляющий вход которого объединенс управляющим входом блока буфернойпамяти и подключен к выходу второгоразряда первого счетчика блока управления, выход дешифратора блока управления соединен с управляющим входоммультиплексора, а выход первогомультиплексора блока управления подключен к адресному входу блока буферной памяти.Блок буферной памяти выполнен собъемом памяти 2 11 слов.На фиг. 1 изображена структурнаясхема устройства; на фиг. 2 - блоксхема алгоритма; на фиг. 3 - конкретная реализация адресных блоков и блока синхронизации,Устройство (Фиг, 1) содержит информационный вход 1, блок 2 буфернойпамяти, адресный узел 3, мультиплексор 4, блок 5 памяти, арифметическийблок б, адресный узел 7, узел 8 син"хронизации и выходы 9 и 10 узла синхронизации, По входам 11-13 узласинхронизации поступают соответственно код числа (вход 11), синхроимпульсы, сопровождающие входные данные (вход 12) и сигнал начальногозанесения кода О (вход 13).мУстройство вычисляет спектральные составляющие И(й) исходного массива М (И) по алгоритму быстрого пребобразования Фурье, граф которого представлен на фиг, 2. В используемом алгоритме законы записи и считывания операндов на итерации одинако 5вы. М; обозначает последовательные массивы данных направленного графа; О;(И) - элементы массива М;(гдеизменяется от 0 до 1 -1; р = офН6=0,1,2М -1 соответствует номеру узла графа в-ом массиве; 8 =0,1, 2 указывает на принадлежностьтактовых импульсов изменяет состояние счетчика 20 итераций на 01. Навыходе дешифратора 21 устанавливается нулевой уровень, который разрешает прохождение информации с выхода блока 5 памяти на вход арифметического устройства 6,На последующих итерациях 6 =1,2),например на первой итерации при второй базовой операции, базовые опера Оции и запись входных данных осуществ.ляются следующим образом.В первом такте выполняется считывание операнда а(3) по адресу А =011иэ блОка 5 памяти, затем он поступает 15в,арифметический блок б через мультиплексор 4, на управляющем входе которого присутствует нулевое значение,ва втором такте выполняется считывание операнда й(1) по адресу А=001 20.из блока 5 памяти, вычисление произведения а (3) Ф/1 к в ариФметическомустройстве б. В третьем такте вблок 5 памяти записывается результатО(3) по адресу А=011. Если на вход 25устройства поступйл.входной операнда"(1), то синхроимпульс, сопровождающий входную информацию, изменяетсостояние счетчика 27 адреса записина 1001 и по адресу А=. 1001 выполня2ется записьа 1 (1) в блок 2 памяти.оИзменяется также состояние счетчика 25 кода Я с 000 на 111, при этомвозникает сигнал переноса с выходасчетчика 25 кода О , который устанав-З 5ливает 85-триггер 23 в нулевое состояние, тем самым, запрещая прохождение последующей информации на вход устройства. В четвертом такте режим записи входных данных сохраняется в блоке 2 памяти, в блок 5 памяти записывается по адресу А=001 второй результат выполнения базовой операции О (1).После окончания выполнения алгоритма быстрого преобразования Фурье сигнал переполнения с выхода счетчика 20 итерации изменяет состояние гэ-триггера 23 на единичное, разре шая этим поступление исходных данных. Кроме того, тот сигнал записывает код Цв счетчик 25 кода Я, а также в счетчик 24 адреса считывания начальный адрес массива 8 +1, который равен 0010 (сформирован сумматором 28 и элементом НЕ 29). Затем процесс вычисления повторяется.Для изменения значения 1 в счетчик 25 кода Ц может заносится произвольное значение Ц -1 после выполнения алгоритма быстрого преобразования Фурье, при этом надо изменить этот код на входе 11. Значение 4 -1 может быть изменено также в произвольный момент времени оператором, при подаче сигнала "Зались кода Ц " по входу 13.Таким образом, устройство позволяет вычислять спектр сигналов с про- извольным коэффициентом смещения (1/Кбс 1) без изменения принципиаль ной схемы устройства.1095188 Составитель А.Барановедактор Л.Пчелинская Техред,П.Иикеш Корректор С,П 1 екмар Заказ 3599/31В 11 ИИПИ 699 твенного ко изобретений 5, Раушская 13035, Мр Филиал 1 П 1 П Патент, г.ужгород, ул,Проектная ТГосудар о делам ква, ЖПодписное итета СССР и открытий наб д. ч/5