Патенты с меткой «вычислительная»

Номер патента: 1691991

Опубликовано: 15.11.1991

Авторы: Власов, Заяц, Николаев, Филяев, Шубинский

МПК: G06F 11/20, H05K 10/00

Метки: вычислительная, резервированная

...44 ИЛИ устанавливает соответствующий триггер 38 блокировки в единичное состояние,По окончании выдачи блока информации об отметках УПО выдает в селектор 1 па входу Зз синхроимпульс СИ 3, по которому содержимое первых 33 регистров всех блоков 32 выборки информации об отметках считывается в блоки оперативной памяти 48 посоедством блоков 50 ввода-вывода соответствующих процессоров обработки 4. По СИ 3 обнуляется содержимое вторых 34 регистров и триггеров 38 блокировки блоков 32 и регистров 19 блока 12 НСП. Информация о числе свободных процессоров 4, предназначенных на обработку информации о новых отметках, и номерах этих процессоров считывается с первого 13 счетчика и регистра 17 соответственно микпропроцессором 53 управляющего 7...

Номер патента: 1695317

Опубликовано: 30.11.1991

Авторы: Баранов, Потапенко, Чудов

МПК: G06F 11/18, G06F 15/16

Метки: вычислительная, резервируемая

...через выход системы на объекты регулирования. До передачи информации на группу мажоритарнь 1 х элементов по первому тактовому импульсу она поступает на входы схем сравнения 11 - 13, где происходит ее сравнение. В случае неравенства данных (появления неисправности) на выходах схем сравнения 11 - 13 формируется сигнал, поступающий на входы элементов И 14-15. При резервном канале 6 сигнал неисправности высокий уровень) появится только на выходе элемента И 14, т.к. входы элементов И 15, 16 будут блокированы низким уровнем сигнала от элемента НЕ 8. Сигнал неисправности поступает высоким уровнем на вход С триггера 19, устанавливая его в единичное состояние, на выход 32 элемента ИЛИ 18 и далее на входы каналов 4 - 6, на сигнализацию, на...

Номер патента: 1702359

Опубликовано: 30.12.1991

Авторы: Белоус, Крот

МПК: G06F 7/00

Метки: бинарных, вычислительная, матриц, однородная, структура, трехмерных

...выделить все АО, Если в качестве верхних гранич 17023595 10 15 20 25 30 35 40 45 50 55 ных признаков использовать числа большие, чем.максимальные возможные значения отсчетов Ац, то можно выделить все А 101, Если задать О = 0 = В, то выполнится поиск по совпадению А=В,Однородная вычислительная структура для обработки трехмерных бинарных матриц позволяет выполнять за одну команду различные варианты операции поиска по интервалу элементов в трехмерных бинарных матрицах; в каждой строке задавать отличные от других строк значения границ интервала поиска, что позволяет осуществлять обработку трехмерных массивов, представляющих собой изображения двумерных функций от координат плоскости, при этом на обрабатываемом изображении выделяются...

Номер патента: 1709331

Опубликовано: 30.01.1992

Авторы: Гончаренко, Жабин, Ткаченко

МПК: G06F 15/173

Метки: вычислительная

...двоичных разрядов. Разрядность щ должна обеспечивать возможность записи самого большого номера операции (вершины на графе), а разрядность Я - или максимального номера, или максимальной по модулю разности номеров операций. Разрядность поля значения операнда (фиг. 3) зависит от формы и точности представления операндов, Это поле может включать знаковые разряды, разряды мантиссы и порядка.В исходном состоянии блоки 3 буферной памяти данных и 9 буферной памяти команд пусты (в них вырабатываются сигналы "Буфер пуст"). Цепи установки исходного состояния условно не показаны),При функционировании системы можно выделить три независимых процесса:- ввод управляющих слов и слов данных из устройств ввода данных 1.1, 1.М и ввода результатов из...

Номер патента: 1734101

Опубликовано: 15.05.1992

Авторы: Вашкулат, Гегечкори, Мазурчук, Стасюк, Таранушко

МПК: G06F 15/16

Метки: вычислительная

...(2 г;1)-й информационный вход блока подключен к первому информационному входу 1-го сумматора, 2 1-й информационный вход блока подключен к второму информационному входу Ь-го сумматора и к входу 1 го элемента НЕ.Вычислительная система (фиг. 1) работает следующим образом,В режиме работы блока 9 вычисления квадратного корня во время цикла считывания центрального процессора 1 в соответствии с временной диаграммой (фиг. 4) реализуется выдача адреса с выхода мультиплексорной шины процессора 1 на вход проницаемого регистра-защелки 5. Через время т 1, равное задержке сигнала в регистре-защелке 5, с его выхода значение адреса поступает на шину адреса и далее на адресный вход блока 14 регистров. Кроме того, значения двух старших разрядов А...

Номер патента: 1734251

Опубликовано: 15.05.1992

Авторы: Дмитров, Миневич, Подзолов, Тимонькин, Ткаченко, Файвинов, Харченко, Хлебников

МПК: G06F 15/16, H05K 10/00

Метки: вычислительная, двухканальная, резервированная

...40. На его выходе имеется единичный сигнал, который открывает коммутатор 40 для прохода информации с выхода регистра 35,Работа блока 2.К контроля и управления реконфигурацией начинается с приходом кода задачи на вход 31. Код задачи с входа 31 сопровождается импульсом на входе 32, по заднему фронту которого происходит запись кода задачи в регистр 35, По очередному синхроимпульсу с входа 33 код задачи переписывается в регистр 37, задавая тем самым адрес выборки начальной микрокоманды, Выбранная микрокоманда поступа5 10 15 20 25 30 35 40 45 50 55 еть на выход 34.К в качестве сигнала прерывания, запуская систему в работу.Далее блок 2.К контроля и управления реконфигурацией ведет постоянный контроль состояния системы. Если появляется...

Номер патента: 1736018

Опубликовано: 23.05.1992

Авторы: Альтшуль, Добрынский, Качинский, Майзель, Рог, Рубашкин, Хряпина

МПК: H05K 10/00

Метки: вычислительная, отказоустойчивая

...квыходу блока контроля обмена, апервые информационные входы"выходьявляются соответствующими информационными входами-выходами канала обмена группы, вторые информационныевходы-выходы магистральных коммутаторов группы подключены к информационному входу-выходу группы арбитрадоступа, управляющие входы магист"ральных коммутаторов группь, арбитра доступа и блока памяти обменаподключены к соответствующим управляющим выходам процессора обмена,выход опроса которого соединен суправляющим входом блока входныхключей обмена, информационный входкоторого является входом реконфигурации канала обмена группы, а выходподключен к входу информационноговхода-выхода процессора обмена, вы-ход контроля которого соединен синформационным входом блока контроля...

Номер патента: 1741165

Опубликовано: 15.06.1992

Авторы: Бобонец, Онуфрей

МПК: G06F 11/10

Метки: вычислительная, однородная, спиральная, структура

...генератор 42 предназначен для общей синхронизации работы устройства управления в вычислительной структуре.Регистр сдвига 43 предназначен для организации назначения очередной пары проверяемых ПЭ для внешнего контроля, В исходном состоянии в него занесена только одна "1" и все остальные "0", но сигналом генератора 42 в каждом интервале работы осуществляется циклический сдвиг разрядов регистра,Элемент задержки 28, элемент ИЛИ-НЕ 34, элемент ИЛИ 35, элемент 41 И предназначены для организации повторного счета в паре проверяемых процессорных элеменЭлементы задержки 28 и 29, элементы И 30 - 32, элемент ИЛИ-НЕ 33, группы И 39 и 40 предназначены для определения отказавшего процессорного элемента в СОВС,Группа элементов ИЛИ 36 и регистров...

Номер патента: 1751776

Опубликовано: 30.07.1992

Автор: Потапенко

МПК: G06F 15/16

Метки: вычислительная, доступом, память, прямым, электронная

...памяти 40 4 щ и с третьими входами задания режимов М блоков управления па мятью З,Зп, выходы 18 признака обращения к памяти операционного блока 1 и контроллера 2 прямого доступа в память обьединены через МОНТАЖНОЕ ИЛИ и соединены с входами запуска М блоков управления памятью 30."Зт, вцход подтверждения выборки 6 контроллера прямого доступа 2 соединен с входом подтверждения блокировки операционного блока 1 и с входами задания режима М блоков управления памятью 33 п, информационный вход-выход 7 операционного блока 1 через информационную шину соединен с информационным выходом контроллера 2 прямого доступа в память и с первыми информационными входами-выходами М блоков управления памятью 3,3 п 1, выход требования 8 передачи блока...

Номер патента: 1753479

Опубликовано: 07.08.1992

Авторы: Бек, Кукуруза, Тимонькин, Ткаченко, Харченко, Чернышов

МПК: G06F 11/18, G06F 15/16

Метки: вычислительная, резервированная

...И 51, открывая его для прохождения тактового импульса,Элемент И 51 формирует тактовый импульс сигнала, поступающий на ходы синхронизации регистров 38 и 39 Система работает в режимах нормального функционирования и функционирования при сбоях.55 Режим 1, Предположим, что необходимо решить некоторую задачу Е, В исходном состоянии все регистры, счетчики, дешифратор, триггеры, счетчики обнуления, за исключением триггеров регистра 54 и триггеров регистров 30 блоков 1-3, соответствующих"1". В результате на выходе мажоритарногоэлемента 5 присутствует единичный сигнал"Конец решения" (фиг. 6),На вход устройства поступает код задачи 2, По тактовому импульсу т 1 в регистр 6записывается код задачи Е, Триггер 11 устанавливается в единичное состояние,...

Номер патента: 1755400

Опубликовано: 15.08.1992

Авторы: Коберник, Николаев, Сидоров

МПК: G06F 15/16, H05K 10/00

Метки: вычислительная, резервированная

...нулевые сигналы, свидетельствующие о готовности процессоров принять данные, Так как на выходах 56, 57, 58 не все единицы, то на выходе четвертого элемента И 45 нулевой потенциал, который открывает по запрещающему входу элементы группы запрета 44, разрешая прохождение управляющих сигналов 56 на первый коммутатор 42 связей, 57 - на второй коммутатора 43 связей, 58 - на первый коммутатор 42 связей, На 21 коммутаторе ввода-вывода будет., -. осуществлена следующая коммутация. Код 10 на входах 56, 58 обеспечивает соединение входа 17 и выхода 18 коммутатора ввода-вывода, что показано на фиг.7 а, Код 10 навходе 57 и выходе четвертого 45 элемента Иобеспечивает соединение входа 17 и выхода20 коммутатора ввода-вывода (фиг.7,б).Рассмотрим...

Номер патента: 1758884

Опубликовано: 30.08.1992

Авторы: Медведев, Родионов

МПК: H04B 10/12

Метки: волоконно-оптическая, вычислительная, локальная, сеть

...Например, сетевая станция 2 при наличии готового кадра немедленно передает его в направлении БК 5, Обнаружив наличие сигнала, БК 5 проключает на свой выход ту из. входящих линий, сигнал по которой поступил раньше других, и удерживает проключение до тех пор, пока не прекратится передача информации по данной входящей волоконно-оптической линии. Остальные сигналы, поступающие в этот интервал времени на входы БК 5, блокируются. Таким образом, в моноканал через ОР 1 в направлении всех СС бесконфликтным образом будет передан единственный кадр, передача которого началась раньше других, а другие кадры будут заблокированы в БК 5. Если в процессе передачи кадра станция-отправидачи кадров сетевыми станциями ЛВОВС не синхронизированы, то доступ...

Номер патента: 1777148

Опубликовано: 23.11.1992

Авторы: Бабаян, Волконский, Горштейн, Ким, Назаров, Сахин, Семенихин

МПК: G06F 15/16, G06F 15/76

Метки: вычислительная

...зто процессор 2-1), по шине 7 производит инициализацию процессора ввода-вывода 3-1, имеющего младший номер в системе, после чего последний по каналам обмена 8 пересылает операционную систему с внешнего10 15 20 30 35 40 45 50 запоминающего устройства в общую оперативную память 1-1 - 1-8.Путь передачи из процессора ввода-вывода 3-1 по шине 7 в коммутатор 23 ввода- вывода центрального процессора 2-1 и через устройство сопряжения 21 по шине 6 в устройства 1 оперативной памяти. После выполнения этой пересылки все центральные процессоры 3 загружают операционную систему по шине 6 из устройств 1 общей оперативной памяти в свои устройства 22 - локальной оперативной памяти и инициализируют каналы обмена 8 во всех процессорах ввода-вывода...

Номер патента: 1783528

Опубликовано: 23.12.1992

Авторы: Говоров, Мощицкий, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/18

Метки: вычислительная, дублированная

...К 1 = 1 - сигнал на выходе третьего элемента ИЛИ 19, соответствующий размещению работы на первом канале (основному устройству); К 2=-1 сигнал на выходе первого элемента ИЛИ 17, соответствующий разрешению работы на втором канале (дублирующему устройству); ВТК 1, йтк 2 - сигналы на выходах триггеров тестового контроля 15 и 16, ВТК=О - ненорма по результатам тестового контроля; Ф 91, Ф 92 - физический дефектдстройств 1,2 соответственно, СБ - сбой; Ис - ненорма встроенного средства контроля; Исс - ненорма элемента сравнения; (.)Од" - однотипная ошибка (Ф 9, СБ) в одинаковых разрядах обоих каналов,Временные диаграммы на фиг,7, 8, 9 соответствуют переходам на режимы: фиг 7: 1 - 2.2 - 3 - 2.1, фиг.8: 1 - 3 - 1; фиг.9: 1 - 3...

Номер патента: 1784980

Опубликовано: 30.12.1992

Авторы: Андрющенко, Бабко, Головня, Леонтьев, Сигалов, Скринник, Цвелодуб, Яцеленко

МПК: G06F 11/16

Метки: вычислительная, резервированная

...соединены соответственно с управля, группу элементов И.56, элемент И 57, ающилли входами: 61 регистра признаков 50, БУ содержит регистр адреса 58, регистр 62 регистрового узла 47, 63, аккумулятора17849807 .,;.;. ., 848, 64, сумматора 55, 66 регистра обраще-. На фиг.7 представлен вариант реализа-,ния 44, 55 регйстра команд 49, 67 группции узла коммутации,элементов И 45, 46 и 68 группьг элементовУзел коммутации 18 содержиг регистрИ 56,.;": : .:. ; 81,.сдвиговый регистр 82, дешифратор 83 иНа фиг. 5 представлен узел управления. 5 элемент ИЛИ 84, причем входы регистра 81Онсодержит сдвйговый регистр 70, 0- соедйнены сгруппой информационных вхотриггер 71, три элемента И 72 73, 74 и эле- дов 32 узла коммутации 18, первыйвыходмент ИЛИ 75,...

Номер патента: 1792540

Опубликовано: 30.01.1993

Авторы: Артур, Витор, Вэллас, Джеймс, Джордж, Ричард, Эльмер

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...убываютри микросекунды проходят без ответа отщим) счетом выходного адресного счетчика запрошенной ведомой подсистемы, то цикл 20 28 адреса, сйстемной шйны 13 прекращается. Если од-: . 3) разрешает блоку сравнения 44 выполна из других подсистем е режиме ведущего нять сравнения данных на информационной устройстаа запрашивает доступ к систем- магистрали 32 общейсистемнойшины; ной шине 13 ине получает ответа за 5 мик-:4) управляет ответами устройства 6 на росекунд, то цикл системной шины 13 25 команды отйодсистем 1; прекращается. Если инициирован цикл счи-5) управляет Специальными операциятывания устройства 6 и ожидаемый ответ- " ми Системной,шины 13 воеремялогического ный циклсистемной шины 13 (вторая: тестирования 0(Т и инициализации при...

Номер патента: 1798798

Опубликовано: 28.02.1993

Авторы: Гаскель, Исаев, Ткачева

МПК: G06F 15/16

Метки: вычислительная, многомашинная

...- тот же сигнал из ЭВМ, являю 40 щейся "соседом справа" для проверяющегоблока 1,Т,е. для блока 11 проверяющей будетблок 14, а ее соседом справа - блок 1 з, поэтому на первом и втором входах элемента45 И-НЕ 9 блок 11 будут сигналы "Контрольныевыходы" 19 и 18 соответственно. ЭлементИ-НЕ 9 сработает по единичному сигналу."СРВ" 13, который вырабатывается ЦП контроля системы после сигнала СНК 14 через50 некоторый промежуток времени, достаточный для того, чтобы все блоки 1 успели проверить друг друга и выставить бит контроляв РгВ 3.Если, например, блок 11 неисправен, а55 блок 1 з("сосед справа") для блока 14(исправен, то на первый вход элемента И-НЕ 9. блока 11 поступит лог, "0", а на второй -лог.1, При поступлении сигнала СРВ 13...

Номер патента: 1798799

Опубликовано: 28.02.1993

Авторы: Вдовиченко, Кишенский, Панова, Христенко

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...подсчитывающего число хранящихся в блоке 2 50 заявок. Если же в триггере 25 признак равен"0", сигнал на выходе блока 6 отсутствует, т.е, заявка игнорируется.Блок памяти 1 работает как кольцевойбуфер. Считывание из него очередной заяв ки осуществляется по сигналу запроса процессора 2 (первого). Адрес считываемой ячейки определяет счетчик 11 адреса считывания, одновременно его содержимое инкрементируется при считывании, а содержимое счетчика 10 декрементируется. Считывание очередной заявки осуществляется в том случае, если в блоке 1 имеется хотя бы одна заявка. Если заявок нет, с выхода обнуления счетчика заполнения 10 формируется положительный сигнал, запрещающий прохождение сигнала запроса на блок памяти 1. При запрете на...

Номер патента: 1798800

Опубликовано: 28.02.1993

Авторы: Кислецов, Поленов

МПК: G06F 15/16

Метки: вычислительная, отказоустойчивая

...равно ли содержимое ячейки М коду конца инструкции ЕКИ. Если КЕКО, топеременной А присваивается значение А+2и алгоритм повторяется начиная с точки"М 2". Если йЕИО, то номер инструкциисравнивается с номером К последней инст-рукции,ПриФ К, переменнойприсваиваетсязначение +1 и алгоритм повторяется с точки"МЗ", При= К ВУ 1 выходит из режимадоступа в память, снимая сигналы ЗМ иТДП. После чего ВУ 1 выходит из режимапрерывания, и все исправные ВУ продолжают работу в соответствии с измененной инструкцией,Таким образом, после отказа ВУ 1, егопрограмму будет выполнять соседнее исправное младшее по приоритету ВУ 1.Кроме того, при отказе ВУ 1 с соответствующего выхода 21 признака отказа устройства 2 контроля через линию 15 признакаотказа...

Номер патента: 1798946

Опубликовано: 28.02.1993

Авторы: Беззубов, Гуляев, Кравцов, Осипов, Эйдельсон

МПК: G06F 11/20, H05K 10/00

Метки: вычислительная, резервированная

...поступают в узел 29 преблоков, входящих в систему, поступает" на рыванияпо цепям 55; 55 - И на входы уставходы узла 27 управления реконфигурацией по шинам 35-1; 35 - М. Информация, опреденовки триггеров 50; 50-М-формирователей сигналов ОТВ(СИП) всех каналов; на разреляющая конфигурацию системы, поступает шающие входы магистральных 53; 53 - М на.входы узла 27 управления реконфигура- приемопередатчиков и на входы установкицйей по шинам 36 - 1; 36 - И. Входная инфор-: триггеров 51; 51 - й. мация записывается во входные 39.; 40 регистры узла 27 управления реконфигураТаким образом, по сигналам ППР адресвектора прерывания через магистральные цией и далее поступает на адресные входы 40 53; 53 - И приемопередатчики поступает на постоянных...

Номер патента: 1805477

Опубликовано: 30.03.1993

Автор: Потапенко

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...этот сигнал и поместит на линию Р 1,6 единичный, а на линию Р 1,7 - нулевой сигнал, при этом на выходе элемента И - НЕ 21 узла связи неисправного устройства 1 появится низ 5 10 15 20 25 30 35 40 4550 55 кий уровень сигнала, который переведет соответствующий триггер 20 в единичное состояние. При этом сигнал низкого уровня с прямого выхода триггера 20запретит прохождение сигналов сопровождения ЗАПРОС, ПОДТВЕРЖДЕНИЕ и ПРИЗНАК ВЕДУЩЕГО через элементы И 8,11,13,15 а разрешит единичным уровнем с прямого выхода триггера 20 их прохождение от предыдущего устройства 1 через элементы И 9,10,12,15 в обход неисправного устройства 1. Сигнал низкого уровня на линии Р 1.7 заблокирует элемент И - НЕ 21 узла связи 22 перед неисправным устройством 1 от...

Номер патента: 1820391

Опубликовано: 07.06.1993

Авторы: Гончаренко, Жабин, Кожевников, Ткаченко

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...Вэтом случае высокий уровень с входа ЗО.Кесли на линии 9 нет уровня логической "1", что необходимо для исключения одновременного срабатывания двух модулей 15 Л, попадает на вход формирователя 41 ЛК после чего на выходе элемента 41.К формируется импульс, который сбрасывает триггер 34.1 и через буфер 43.М поступает на линию 9.Так как все триггеры 33, ( = 1.п) после начальной установки находятся в нулевом состоянии (на инверсном выходе - высокий уровень), то на входах 28. модулей 11, ( = 2,п) установлен уровень логического "0", который удерживает соответствующие триггеры 33( = 2.п) в нулевом состоянии, На выходе же 28.1 модуля 15,1 - высокий уровень, поскольку он соединен с входом 4 системы.Таким образом, при возникновении первого...

Номер патента: 1820392

Опубликовано: 07.06.1993

Авторы: Валов, Лынов

МПК: G06F 15/16

Метки: вычислительная, мультипроцессорная

...21), который поступает на входы готовности процессора 8 и блока 9 прямого доступа к памяти. Тем самым до снятия сигнала готовности цикл ожидания не вводится, После сигнала подтверж дения прямого доступа к памяти блок 9вырабатывает два сигнала низкого уровня "Запись памяти" и "Чтение ввода/вывода" (10821), которые поступают соответственно на блок 10 памяти и на второй вход второго 45 элемента ИЛИ-НЕ 20. Далее. сигнал "Чтение авода/вывода" через элемент ИЛИ-НЕ 20 поступает на вход инвертора 15, на второй вход элемента ИЛИ-НЕ 21 и на вход направления передачи магистрального уси лителя 11, задавая направление передачи сшины 7 данных системы на информационный вход-выход блока 10 памяти. С выхода элемента ИЛИ-НЕ 21 этот сигнал поступает на...

Номер патента: 1837309

Опубликовано: 30.08.1993

Авторы: Бек, Дмитров, Тимонькин, Ткаченко, Харченко, Цветинский, Чернышов

МПК: G06F 15/16, G06F 9/46

Метки: вычислительная, многопроцессорная

...входы 83.К, 84,К, 85.К блока 5 выдачи результата, управляющий вход 86,К блока 6 управления, управляющий выход 87 блока 6 управления, управляющий вход 88.К блока управления, управляющие выходы 89, 90, 91 блока 6 управления, управляющий вход 92.К блока 9,К принятия решения, управляющий вход 93.К блока 6 управления, управляющий выход 94 блока 6 управления, управляющий вход 95,К блока 6 управления, управляющие выходы 96, 97 блока 6 управления, управляющие выходы 98.К, 99.К блока 9,К принятия решения, управляющие входы 100,К, 101,К блока 9.К принятия решения, управляющие выходы 102, К, 103.К, 104.К, 105.К блока 9. К принятия решения, управляющий вход 106.К блока 9.К принятия решения, информационный вход 107.К блока 9,К принятия решения,...

Номер патента: 1837310

Опубликовано: 30.08.1993

Авторы: Борисов, Кириллов, Курчин, Николенко, Прохоров

МПК: G06F 15/16

Метки: ассоциативная, вычислительная, однородная

...второй группы 41, входы режи а второй группы 42, выходы 37, 38 ко орого подключены соответственно к входаь режима первой группы 25, к выходам Ассоциативная однородная вычислительная система (фиг. 1, 2) содержит матриц размером РхК (где Р - число аргументов уифицируемых предикатов, К - число и ред катов) блоков обработки. 1(11), 1( 1), 1(К 1)1(1 Р), 1(КР), каждый из кото ых имеет, соответственно, первый 2, втор й 3, третий 4 и четвертый 5 входы кода о ерации, выходы признака готовности 6 и и изнака наличия информации 7, информац онные входы 8 и информационные выход 9, группу Р блоков управления 1 1)10(Р) и центральный блок управлен 11. первой группы 26, к входам режима 27(в), 28(в) центрального блока управления 11, входы режима второй...

Номер патента: 873804

Опубликовано: 15.06.1994

Авторы: Дементьев, Карасик, Кац, Кондрашев, Михайлов, Попов, Резепов

МПК: G06F 15/16

Метки: вычислительная

1. ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая N цифровых вычислительных машин (ЦВМ), N каналов ввода-вывода, N блоков электропитания, N групп устройств сопряжения, N M внешних абонентов (M - число внешних абонентов в группе) и блок управления, причем первый вход-выход ЦВМ соединен с соответствующим входом-выходом блока управления, второй вход-выход ЦВМ соединен с первым входом-выходом соответствующего канала ввода-вывода, первый выход ЦВМ соединен с входом соответствующего блока электропитания, второй вход-выход канала ввода-вывода соединен с первым входом-выходом устройств сопряжения соответствующей группы, второй вход-выход устройства сопряжения соединен с входами-выходами внешних...

Номер патента: 1466533

Опубликовано: 20.04.1995

Авторы: Воробьев, Кнеллер, Пац

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

МНОГОПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая группу процессоров и периферийный процессор, входы выходы обмена процессоров группы соединены с первыми входами выходами обмена соответствующих коммутирующих устройств, вторые входы-выходы обмена которых соединены через общую магистраль обмена с входом выходом обмена оперативного запоминающего устройства, отличающаяся тем, что, с целью расширения функциональных возможностей за счет обеспечения эмуляции программными средствами различных систем, в нее введены блок прерывания, группа блоков обмена, группа блоков остановки, причем выход признака ввода вывода каждого процессора группы подключен к соответствующему входу запроса прерывания блока прерывания и к первому входу соответствующего...

Номер патента: 768323

Опубликовано: 10.12.1995

Авторы: Баранцева, Белявский, Глушков, Голанте, Гребнев, Девятков, Деркач, Иваськин, Капитонова, Климентович, Летичевский, Рабинович

МПК: G01F 15/16

Метки: вычислительная, мультипроцессорная

1. МУЛЬТИПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая N процессоров, N перестраиваемых передатчиков и линию связи, причем i-й перестраиваемый передатчик (i 1, N) подсоединен к линии связи, отличающаяся тем, что, с целью повышения производительности, она содержит N блоков управления передатчиками, N блоков управления приемниками и N перестраиваемых приемников, причем первая группа выходов i-го процессора связана с первой группой входов i-го перестраиваемого передатчика, группа выходов которого соединена с группой входов i-го блока управления передатчиком, третья группа выходов процессора подсоединена к группе входов i-го блока управления приемниками, группа выходов i-го блока управления передатчиком связана с группой входов i-го...

Номер патента: 849893

Опубликовано: 10.01.1996

Автор: Глушков

МПК: G06F 15/16

Метки: вычислительная

1. ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая вычислительные машины, коммуникационно-управляющие процессоры, распределенные по уровням иерархии, и внешние устройства, отличающаяся тем, что, с целью повышения гибкости системы, снижения требований к скоростям информационных обменов повышения коэффициента использования оборудования, в нее введены анализаторы процессов вычислений по числу вычислительных машин и коммуникационно-управляющих процессоров, причем каждая вычислительная машина соединена информационной и управляющей шинами с соответствующим анализатором процессов вычислений, соединенным информационной и управляющей шинами с соответствующим комумникационно-управляющим процессором первого уровня, а каждый коммуникационно-управляющий процессор...

Номер патента: 833082

Опубликовано: 20.04.1996

Авторы: Глушков, Гребнев, Деркач, Жук, Иваськив, Капитонова, Климентович, Летичевский, Рабинович

МПК: G06F 15/16, G06F 3/00

Метки: вычислительная, мультипроцессорная

1. МУЛЬТИПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая M процессоров, каждый из которых соединен двухсторонней связью с соответствующим блоком регистров связи, M блоков перестраиваемых передатчиков, M блоков перестраиваемых приемников, M блоков дешифрации команд управления передачей и M блоков дешифрации команд управления приемом, причем первая и вторая группы выходов i-го блока регистров связи подключены соответственно к первым группам входов i-тых блоков дешифрации команд управления передачей и блока перестраиваемых передатчиков, группа выходов которого соединена с шинами передачи данных системы, а вторая группа входов с первой группой выходов i-го блока дешифрации...