Патенты с меткой «вычислительная»

Номер патента: 208353

Опубликовано: 30.05.1988

Авторы: Глушков, Король, Лосев, Погребинский, Стогний

МПК: G06F 19/00

Метки: алгоритмического, входного, вычислительная, интерпретацией, структурной, языка

...шин 30 и 31, связывающихблок оперативных регистров и блок кодовых формирователей, кодовых шин 32,связывающих запоминающее устройствос блоком кодовых формирователей,кодовых шин 33, связывающих запоминающее устройство с арифметико-логическими таблицами, адресных шин 34 динатных счетчиках начального состояния автомата);от младших к старшим - шинами посылки сигналов выборки части микроФМЕ И тютт ъйривеличидности. диапаэон чисел коли.ифр в порядке), а также положеапятой никак не ограничены. Приакциях сложения, вычитания и умно- :;ия целых чисел длина чисел также не ограничивается.Интерпретацию входного языка осуществляет устройство микропрограммно- . го управления машины. Под интерпретацией понимается процесс непосредственного...

Номер патента: 1420601

Опубликовано: 30.08.1988

Автор: Никола

МПК: G06F 15/163

Метки: вычислительная

...этого первый микропроцессор 1 50читает и "выполняет" фиктивные инструкции, адреса которых являютсякодами обмена в блоке 18 до получениянеобходимого перемещения данных в регистрах 25. Следует принять меры,чтобы фиктивные инструкции не изменяли данные в первом микропроцессоре 1,а если это не представляется возможным заранее сохранить код условия. Желательно, чтобы эти фиктивные ин, в,.=23 М,1, 234 М,М где на верхней строчке находятся по рядковые номера регистров 25, принимающие содержание соответствующих им регистров 25 на нижней строчке. Существуют алгоритмы и программы обнару- жения разложения произвольного преоб б разования обмена между всеми М-регистрами в последовательности во, вв-базовых преобразований. Так, например, если...

Номер патента: 1420605

Опубликовано: 30.08.1988

Авторы: Баду, Дубаренко, Перепеч

МПК: G06J 1/00

Метки: аналого-цифровая, вычислительная

...только в сумматорах 28 прибавляется единица, чтовлечет за собой увеличение порядка(коэффициента передачи на порядок)на резисторах 24, а у интеграторауменьшение на порядок коэффициентапередачи за счет изменения на порядок коэффициента усиления на усилителе 14,Положим, что, возрастая, границыдиапазона достигла мантисса х. Тогдас выхода УАСМИ 17 единичный код через инвертор 35 поступает на сумматор 33 и, вычитаясь, уменьшает значение выходного кода сумматора 33 наединицу, что приводит к уменьшениюна порядок коэффициента передачи усилителя 14, а следовательно, интегратора. Одновременно единичный код свыхода УАСМИ 17 проходит через(сумматор 31 (поскольку начальные условияотсутствуют, то по другому входусумматора 3 1 поступает логическийнуль)...

Номер патента: 1429139

Опубликовано: 07.10.1988

Авторы: Асанов, Бурчаков, Журавлев, Левин, Наук, Трахтенберг, Шор

МПК: G06J 3/00

Метки: аналого-цифровая, вычислительная

...уравнений(2), в блоки 14 занесены соответству- б 5ющие пользовательские программы;для блоков 5 проведена установка ко-эффициентов 1; на УЦАП 26 и их корректировка с помощью блока 33; набра-. на схема моделирования в блоках 18 с помощью блоков 21, 22, 6 и УПЛП установлены необходимые начальные условия интеграторов 29; занесены необходимые Функциональные зависимости в блоки 23 вычисления нелинейных Функций. При поступлении сигнала "Пуск" по инициативе программы ЦВМ 1 начинает" ся решение уравнений (2). При этом запускаются все блоки 10, в регистры 34 заносятся коды индивидуального управления интеграторами 29, которые переводятся в строго определенный режим работы (" Исходное положение", "Пуск" "Останов" ).В таймер 19 предварительно...

Номер патента: 513567

Опубликовано: 23.11.1988

Авторы: Вероцкий, Глушков, Егоров, Зинченко, Лосев, Орлова, Погребинский, Попов, Пуляткина, Эдельштейн

МПК: G06F 15/00, G06F 17/27

Метки: входного, вычислительная, интерпретацией, структурной, языка

...записываются в свободнуюзону памяти, Для дальнейшего выполнения программы необходимо изменениеи дополнение таблиц составленныхпри предварйтельной обработке исходной программы. Эти изменения выполняются без перемещения информации впамяти, что обеспечивается блокомавтоматического распределения памяти 23.Блок 23 работает следующим образом. К моменту первоначального составления таблиц в блоке 23 зафиксирован адрес последней ячейки памяти,При составлении таблиц их элементызаписываются в память, начиная с последней ячейки памяти, при этом заполнение очередной ячейки памяти сопровождается уменьшением на единицуадреса, фиксированного в блоке 23,что производится с помощью сигналов,поступающих в этот блок из...

Номер патента: 362578

Опубликовано: 30.12.1988

Авторы: Карцев, Миллер

МПК: G06F 15/167

Метки: вычислительная

...централизованного управления.Блок-схема предлагаемой вычислительной системы приведена на чертеже.Вычислительная система состоит из ш элементарных машин 1, системы связи 2, централизованного устройства управления 3, устройства 4 широкоформатной памяти, распределителя команд 5.Элементарные машины 1 и система связи 2 могут быть сконструированы любым известным способом в зависимости от назначения системы.Централизованное устройство управления 3 служит для формирования последовательности адресов, управляющих чтением команд из устройства 4 широкоформатной памяти, преобразования индексных регистров и выполнения других операций центрального управления в соответствии с требованиями системы. Шины 6 служат для подачи управляющих сигналов и...

Номер патента: 776320

Опубликовано: 30.12.1988

Автор: Брик

МПК: G06F 11/22, G06F 17/00

Метки: вычислительная

...введены п запоминающих устройствс одновременной заПисью в каждом так-,те всей диагностической информации ии элементов, выполняющих функциюэлементов И (в дальнейшем называютсяэлементами И), причем информационныевходы ь.-го запоминающего устройствасоединейй совходами и выходами 1-гооднотактного вычислительного устрой"ства и линиями связи между комбинаци-,онными логическими блоками 1-го однотактного вычислительного устройства,управляющий вход разрешения записи1-го запоминающего устройства соединен с выходом -го элемента И, первый из "входбв которого соединен с выходом элемента сравнения-го однотакт-ного вычислительного устройства, второй,вход соединен с выходом элемента сравнения 1+1-го (1-1-го) однотактного вычислительного устройства,...

Номер патента: 1451711

Опубликовано: 15.01.1989

Авторы: Артемьев, Вебер, Волкова, Медведев

МПК: G06F 15/16

Метки: вычислительная, управляющая

...СИА - на вход приемников 14. С выхода приемопередатчиков 20 код адреса поступает навход схемы 15 выбора банка, и на адресный регистр 16, Если три разрядакода адреса АЦ 13-АД 15, подаваемыена схему 15 выбора банка, совпадают сустановленным кодом в этой схеме, наее выходе появляется сигнал УВО10 15 20 25 ЗО 35 40 45 Блок 9 управления доступом аналогичен блоку 6 управления с той лишь разницей, что он имеет логику прерывания, позволяющую процессору 10(устройство выбрано), который поступает на вход регистра 17 адреса. С помощью сигнала СИА, поступающего на вход регистра 17 адреса, сигнал УВО записывается в регистр 17 адреса, а в адресный регистр 16 записывается адрес ячейки памяти ОЗУ 8.Во второй части цикла обращения процессора 2 к ОЗУ...

Номер патента: 1455344

Опубликовано: 30.01.1989

Автор: Быковский

МПК: G06F 17/18

Метки: вероятностная, вычислительная

...шинного формирователя и выходупризнаков к эпементарным процессорам,выходы второго и третьего элементов2 ИЛИ подключены к третьему и четвертому входам элемента 4-4 ИИЛИ-НЕ.455344 ииа команб посиеднеаа ЗП ар ви а канаю ар качаю а июм манаски ма/7 Р а Ч г У-оа Юьюмнаарюидаанесгаа Я-аа 5 гыпеРОюдИзобретение относится к вычислительной технике и предназначено для ,решения задач методом статистических испытаний.5Цель изобретения " повышение быстродействия.На Фиг.представлена блок-схема вероятностной вычислительной машины; на Фиг. 2 " ассоциативный параллель ,ный процессор; на фиг. 3 - элементарный процессор; на фиг. 4 - датчик случайных чисел; на Фиг. 5 - смесительное устройство; на Фиг. 6 - устройство выборки; на фиг, 7 " датчик 15...

Номер патента: 1481786

Опубликовано: 23.05.1989

Авторы: Абрамов, Соколов, Шпита

МПК: G06F 15/163, G06F 15/173, H04L 12/28 ...

Метки: вычислительная, локальная, сеть

...зависящим только от задачи, решаемой процессом и собственными .локальнымиданными. Программный процесс можетнаходиться в одном из тех состояний: активном, готовом к исполнению,блокированном,Активным является процесс, имеющий в настоящее время н своем распоряжении процессор. Готовым к исполнению является процесс, которыйможет выполняться, но в распоряжениикоторого в настоящее время нет процессора. Блокированным является процесс, находящийся в настоящее времяв оперативной памяти, но который неможет выполняться по тем или инымпричинам.В системе ОС РВ имеются в наличии стандартные средства, которые позволяют программно переводить процесс из состояния Готов" в состояние "Блокирован" и наоборот. Эти средства используются процессом...

Номер патента: 1483468

Опубликовано: 30.05.1989

Автор: Строцкий

МПК: G06G 7/00, G06J 1/00

Метки: вычислительная, цифроаналоговая

...перегрузки,(2) ков 22 эталонного напряжения, они выполнены по схеме с ограничением тока выхода.На фиг. 6 обозначено:4 Т- ток ограничения источника 22 эталонного напряжения; + в - статизм системы слежения.Действительно, для источника 22 эталонного напряжения при идеальном дифференциальном усилителе 26 для напряжения на выходе справедливо выражение: К 26ХнН,= ЕК61 24 26х(Е + - К 2,)1 0 а 42 ЧЧ 2424 Иэ .фиг. 6 и выражения (1) можнозаписать:щ - 1 Ю,1 п( - ) +1 ХнЧ,4 К 1 О( ц х 25 тпВ), 1, - тепловой ток р-и перехода,Следовательно, ограничивая величину выражения в квадратных скобках равенства (2) на уровне в " 1 В при Ч , = 1 и К 2, 6 10 , получаем величину А 6 100 мкВ. При (1 К,) ъ 0,4 В начинает срабатывать защита эмиттерного повторителя...

Номер патента: 1495808

Опубликовано: 23.07.1989

Автор: Макрушин

МПК: G06F 15/16

Метки: вычислительная, двухпроцессорная

...(отсутствие сообгения о выполнении теста) исправный процессорпереходит к программе управлениявнеш 1 ими устройствами неисправногопосле его отключения,с)ормула изобретенияДвухпроцессорная вычислительная система, содержащая первый и второй процессоры, первый блок памяти о т л и ч а ю щ а я с я тем, что, с целью повышения производительности за счет осуществления передач информации просессорами по езанисимым магистралям, она допоснительцо содержит второй блок памяти, с первогс по четвертый элементы И, с первогс) по четвертый элементы Ис 1 И элемент 2 И-ИЛИ, с первого по третий двунаправленные формирователи, первьй и г)торой дешифраторы, регистр, первый51015 20 25 30 35 40 45 50 55 Г(т1)ЙГ)ц ВГ)ы д)1 РЕьм 5 дресный ныхд 1.рва )...

Номер патента: 1509955

Опубликовано: 23.09.1989

Авторы: Алехин, Журавлев, Левин, Трахтенберг, Шор

МПК: G06J 1/00

Метки: аналого-цифровая, вычислительная

...в исходном состоянии в УЦАП 5 установлены значения коэффициентов 1 с , 1 с 6 и6 1 со а в коммутирующих матрицах 4г установлены связи, определяющие схему моделирования для заданной системы уравнений (1) с неполной матрицей отличных от нуля коэффициентов. Алгоритм процесса автонабора схемы моделирования под управлением блока 1 приведен на фиг. 2, где 1 с коэффициенты, устанавливаемые наУЦАП 5, причем 1 с= 1 с 6,1 с 1,г=1 с01ф5 15099Решение системы уравнений (1) на-чинается при поступлении от блока 1 через регистр 10 управления сигналов "Пуск" на управляющие входы интегра 5 торов 7. Таким же образом на управляющие входы интеграторов 7 подаются и другие сигналы управления его режимами: "Останов", Исходное положение".При необходимости ввода...

Номер патента: 1520533

Опубликовано: 07.11.1989

Авторы: Гайворонский, Пушкарев

МПК: G06F 15/00

Метки: вычислительная, электронная

...значениисигнала 66 мультиплексор 22 передает на свой выход содержимое счетчика 19, при единичном значении сигнала 66 - содержимое счетчика 18.При исполнении микрокоманды (строка 13, табл,6) производится сравнениепервых слов реального и эталонногоимен. При их равенстве сигнал 67 равен 1, в микрокомандах (строки 13и 14,.табл.б) организуется проверка:последнее ли слово анализируемогополя (в данном случае имени) проверено, Для этого организуется сравнение конечного адреса данных с текущим (строки 14 и 15,табл,6). При ихнеравенстве (для случая, когда анализируемое поле содержит более одного слова) сигнал 67 имеет нулевоезначение, в микропрограмме осуществляется возврат (на строку 9, табл.6) 25для считывания и проверки следующихслов...

Номер патента: 1522227

Опубликовано: 15.11.1989

Автор: Сенцов

МПК: G06F 15/16

Метки: вычислительная, мультипроцессорная

...элементом " И 26, счетчиком 4, эгементом задержки 9 ибл ком, ухнхадоной памя и 32, Нает ын н,;од счетчика 24 поступаютперез элем.:. т 2 И 26 импульс с выхода элем та 2 И 25, Отличающие этапысмец 1 задатчика н, системе, Двоичныйкт д на выходах счетчика 24 являе. яадресзм яченкз н бпоке днухвходовойпамЯти 3 р н которую данном циклезаписи,. етсп ,н 11 орациа о состонн илип р запрося няеисрапи ВВой 8-ВоЕе 7линий яя осе.ения Посгула. ВРВр55 Р 1 с 7 рнь управления общими ресурсами. 1 оскольку счетчик 24 работает;о ко,.1 ьценому принципу, то в блокепамя -и 32 всегда содержится информация О шестнадцати предыдущих циклах.".л .Мент задержки 29 необходим для уверенной записи информации. Особенностью блока памяти 32 является двухсто-,ронний...

Номер патента: 1529240

Опубликовано: 15.12.1989

Авторы: Евтушенко, Кухарь, Потапенко, Соколов

МПК: G06F 15/16

Метки: вычислительная, доступом, память, прямым, электронная

...ПДП при наличии активного сигнала в цепи 6 информация 40с шины 14 передается на шину 12 шинным формирователем 31) .Узел памяти работает следующим образом.Режим записи. В адресной части 45цикла в выбранный б. ок памяти по цепи 17 на входы элементов 52 и 53 подается потенциал высокого уровня, При подаче сигнала низкого уровня по дев пи 19 1,"Вывод" ) на выходе элемента 50 появляется "1", обеспечивающая на вы -ходе элемента 52 активный низкий уровень, подаваемый на вход выборки кристалла ОЗУ 54. При этом сигнал высокого уровня на входе элемента 5355 формирует на входе кода операции ОЗУ сигнал записи, обеспечивающий запись информации с шины 14 по адресу, опре - деляемому шиной 16. Режим чтения реализуется при низком уровне сигнала по цепи...

Номер патента: 1529241

Опубликовано: 15.12.1989

Авторы: Комаров, Лебедев, Шубин

МПК: G06F 15/167

Метки: вычислительная, двухпроцессорная

.... Этот сигнал потупает на прямой вход элемента И 34,ак как второй вычислительный блок 2этот момент времени не обращаетсяобщей системной шине, то на инверсом входе элемента И 34 присутствуетазрешающий уровень, что обеспечивает удовлетворение требования блока 1на доступ к общей шине путем формирования на выходе элемента И 34 активного уровня сигнала, поступаюшегона входы выборки шинных Формирователей 28-30. При этом системная шинаблока 1 соединяется с общей системной 20шиной. Это обеспечивает чтение изпрограммного ПЗУ 4 очередной командыи прием ее в процессор блока 1Обращение к общей системной шине в циклахприема информации завершается по заднему фронту сигнала "Прием , генерируемого блоком 1. При этом формируется задний фронт сигнала...

Номер патента: 1564625

Опубликовано: 15.05.1990

Авторы: Долголенко, Засыпкин, Трунов

МПК: G06F 11/22

Метки: вычислительная, дуплексная, контролем

...ведомой ЭВМ (так как для этогоблока сигнал "Ведущий" высокий), поступает на выход "Сканирующая шинаВн" и через внешний кабель проходитна второй вход первого коммутатора7 блока контроля ведущей ЭВМ. С выхо-. да этого коммутатора (так как дляэтой схемы контроля сигнал "Ведущий низкий) информация сканирующейшины ведомой ЭВМ поступает на второйвход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 бло 5ка контроля ведущей ЭВМ, на первыйвход которой по входу "Сканирующая1шина , приходит информация сканирующей шины ведущей ЭВМ. Если при выполнении программы проверки состояниеВыхода какого-либо контролируемогоузла ведомой (контролируемой) ЭВМне совпадает с состоянием этого жеузла ведущей (эталонной) ЭВМ (чтосвидетельствует о возникновении ошибки...

Номер патента: 1569843

Опубликовано: 07.06.1990

Авторы: Вакулин, Гурин, Ильин, Кобозев, Харитонов

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...может быть не большчисла разрядов магистрали данньг;.Такое ограничение можно считать несущественным, если учесть, что всистемах с общей шиной максимальноечисло абонентов ограничено нагрузочной способностью линий связи и эффективностью использования общей шины,45Поэтому при 32-разрядной магистралиданных максимальное значение М, равное 32-м, можно считать вполне достаточным. 5 Оформула изобретения 1. Многопроцессорная вычислител.- ная система, содержащая И процессоров, блоки общей памяти, устройства ввода, арбитр общей шины, устройства вывода и блок состояния, причем выходы адреса и входы-выходы данных процессоров соответственно подключсны к входам адреса и входаи-выход и 5 156984314-й и 15-й разряды адреса поступаютна сумматор 26 по...

Номер патента: 1571628

Опубликовано: 15.06.1990

Авторы: Буравлев, Евченко, Семенченко

МПК: G06J 1/00

Метки: вычислительная, гибридная

...дополнительные ключи, использоваться кодоуправляемые резисторы).Блок 9 передает полученный из ЦВМ код на управляющий вход блока 8 . Кроме того, для запуска работы аналоговой части системы или приведения ее в исходное состояние должна быть предусмотрена возможность вывода кода на управляющие входы одновременно всех блоков 8 .Изобретение может быть использовано в измерительных системах с предварительной обработкой измерительной информации аналоговыми решающими блоками. При работе ЭВМ в режиме реального времени аналоговые блоки могут выполнять трудоемкие, но не требующие высокой точности вычисления. Например, в летных транежерах аналоговая часть системы может моделиро 1571628вать динамику летательного аппарата.Для этого перед началом...

Номер патента: 1587485

Опубликовано: 23.08.1990

Автор: Викулин

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...сигнал, поступающий на вход 13 узла. Этот сигнал несет информацию о том, что данный узел включен. Сигнал с нулевого выхода триггера 38 подается на выход 19 через элемент 45 коммутации, этот сигнал используется для разрешения включения последующего подключенного узла 12. 5 10 15 20 25 30 35 40 45 50 В том случае, если на вход 15 узла сигнал разрешения нв поступает, триггер 38 остаетс: в начальном состоянии и при поступлении на вход 13 узла импульсного сигнала через элемент 41 задержки этот сигнал поступает на вход элемента И 40. На другой вход последнего поступает сигнал с нулевого выхода триггера 38. На выходе элемента И 40 появляется импульсный сигнал, который через замкнутые контакты элемента 46 коммутации поступает на выход...

Номер патента: 1589287

Опубликовано: 30.08.1990

Авторы: Евченко, Левшин

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...б) на выходеэлемента ИЛИ-НЕ 12 и соответственновыходе. признака коммутатора 6 формируется сигнал "Предоставление магистрали" уровнем "1" При этом инвертированный сигнал с выхода элементаИЛИ 26 обеспечит уровень "0" на втором информационном выходе коммутатора 6, а также на втором информацион"ном входе коммутаторов 6, входящих.в процессоры с меньшимномером.Накопление кода в блоке 11 отсчета времени происходит по импульсамтактового генератора, поступающим 40на пятый управляющий вход коммутато-.ра 6. Если процессор долго находитсяв состоянии "ожидания" (т.е, не поступает сигнал "Занятие магистрали"на четвертый управляющий вход коммутатора 6), то по истечении определен 11 11ного времени сигнал уровнем 1 свыхода перемещения блока 1 1...

Номер патента: 1457643

Опубликовано: 30.09.1990

Авторы: Беловзоров, Коновалов, Чистяков

МПК: G06F 11/18

Метки: вычислительная, магистральная, мажоритарно-резервированная, модульная

...84СИПГ, который через элемент 21 иэлемент ИЛИ 16 вызывает появлениесигнала 85 СИПА. Поступление на входактивного модуля или процессора сигнала 85 ведет к снятию сигнала 88"Вывод" и последовательному выключению сигналов 87 "Вывод 1" 89"Вывод М", снятию сигнала 75 "Ошибка";;возвращению в нормальное состояниеформирователей 6, 7 и снятию сигна"лов 84 СИПГ, 85 СИЛА 73 СИАГ и 79СИАМ. На этом магистральная операциядВывод заканчивается,Выполнение магистральной операции"Ввод - пауза - вывод" является ком"бинацией различных этапов выполненияопераций "Ввод" и "Вывод".145764вательно снимаются сигналы 82 "ВводМ", 75 "Ошибка", переключаются в нормальное состояние формирователи 6,7 и сбрасываются сигна ы 83 СИП 84 5СИПГ, и 85 СИПА, На,этом...

Номер патента: 1608700

Опубликовано: 23.11.1990

Авторы: Евдокимов, Зубенко, Манохин, Сигарев

МПК: G06F 15/80

Метки: вычислительная, матричная

...системного чтения вычислительных устройств и далее на информационные входы всех триггеров 13, переводит их в единичное состояние, триггеры 17 устанавливает в нулевое состояние, Установка даже одного из триггеров 17 в нулевое состояние устанавливает на выходе элемента И 3 нулевой уровень, который переводит триггеры12нусаУР фо исетро гехолитату сии13нонаусвтавеньво 12РУ до си "стци ге ст но РУ вещи силинеад (р Р 6то с( ед .етвхховьховсех вычислительных устройств вевое состояние,Триггер 17 предназначен для фики сигнала "Готовность обмена"вня логической единицы, которыймируется узлом обработки в циклеолнения инструкции РОЯТ 2 и подая на третий вход режима узла синхизации и далее устанавливает триг О17 в единичное состояние. По приу...

Номер патента: 1621029

Опубликовано: 15.01.1991

Авторы: Голицын, Парфенов, Швырев

МПК: G06F 15/00, G06F 9/46

Метки: вычислительная, запросов, прерываний, ускоренной, электронная

...чем приоритет, присвоенный описываемому устройству (сигнал на входах В 5,. Я 7 блока 28 прерывания), например, обслуживание внутреннего таймера и т.п требование прерывания от устройства ставится в очеоепь 1на обслуживание, и при обслуживании . прерывания более высокого приоритета,сопровождаемого изменением сигналовЦПР и РПР узла микропроцессора 1,состояние описываемого устройства 35 не изменяется, так как для этих прерываний.шифр кода прерывания, выдаваемый с выхода 00 регистра 29, не совпадает с шифром кода, реализованного в шифраторе 23 начала прерыва 40 ния. Этим исключается потеря заявок на обслуживание от описываемого устройства. Кроме того, если в описываемый отрезок времени на линии 22 коллективного пользования одним из...

Номер патента: 1624470

Опубликовано: 30.01.1991

Автор: Грецкий

МПК: G06F 11/20, G06F 15/16

Метки: вычислительная, резервированная

...триггера 8 и счетчика 9, если не было отказа и сбоя - запись по задержанному с помошью элемента 14 сигналу "Конец вывода кода" в регистр 13 для выбора новой триады блоков 3 в случае конфигурации и если в запас еще есть блоки 3, Если в запасе блоков 3 нет, реконфигурация не производится.Если был сбой или отказ с реконфигурацией, то блок 12 выдает сигнал "Сброс" по линии сбой. Сигнал "Отказ" фиксируется в соответствующем триггере 1 н и отказавший блок может начать работу лишь после команды с пульта и при очередной реконфигурации. Через блок 7 ошибочная информация пройдет на выход системы при ошибке в двух блоках 3 одновременно в одних и тех же оазрядах, Во время вывода фиксируется последняя из обнаруженных ошибок и соответствующий...

Номер патента: 1633417

Опубликовано: 07.03.1991

Авторы: Скопачев, Слепов, Черкасов, Юрков

МПК: G06F 15/16

Метки: вычислительная

...(уровнем чтения) сигз,га зари ь.чтение, второй рдз - с низким уровнем этого сигнала (уровнем записи). Информация из ОЗУ 11 записывзезся и хранится до конца обмена в регистре 28 числа и с него выдается на блок 14 Затем она с выхода сумматора 3 через мультиплексор 29 переписьпается в ОЗУ 1. В зависимости от разряда адреса блока 6 постоянной памяти имеется возможность модифицировать инфорлдцию слелукшим образом.Б случае, когда информация не модифицируется, на информационные входы второй группы сумматора 3 выдается нъггевая информация, а на первые входы этементов И 30полная единичдя информдция Нд выходе сумматора 3 будет ггрисутствовать код регистра 28 цисца. Молификдцгп иВ случае арифметичес кой мс.1 ифцкзции нз первые входы элеметов И 30...

Номер патента: 1654832

Опубликовано: 07.06.1991

Авторы: Емельянов, Черкасов

МПК: G06F 15/16

Метки: вычислительная

...обмена (РО) который разрешает прохождение сигнала межмашинного запроса магистрали (МЗМ) через арбитр 3,3 магистрали. На выходе этого арбитра возникает сигнал системного запроса магистрали (СЗМ), который, в свою очередь, запрашивает внутреннюю магистраль третьего блока обработки, который разрешает захват магистрали, выдавая сигнал РЗМ. По окончании этого сигнала процессор третьего блока обраоотки останавливается. Третий арбитр вырабатывает сигнал подтверждения захвата (СПЗ), который удерживает процессор третьего блока обработки в режиме Останов", и сигнал подключения к магистрали (ПМ), с помощью которого внутренняя магистраль третьего блока обработки подключается к системной магистрали 2. Для подключения первого блока обработки к...

Номер патента: 1665381

Опубликовано: 23.07.1991

Авторы: Боровиченко, Ермакова, Степанов

МПК: G06F 15/167

Метки: вычислительная, многопроцессорная

...магистрали закончится после того, как все процессоры 2 п роведут исследование содержимого собственной кэш-памяти и, при необходимости, запись в нее информации с магистрали, Элемент И 16 процессора 2, выполняющего запись на магистрали, получив ответ с блока 1 памяти по шине 27 ответа и ответы от процессоров 2 по шине 28 ответа на запись, устанавливает через элемент ИЛИ 19 готовность в операционный блок 3.Формула изобретения Многопроцессорная вычислительная система, содеращая блок общей памяти, И процессоров, каждый из которых содержит операционный блок, четыре шинных формирователя, блок арбитра магистрали, два элемента И, элемент ИЛИ, два элемента НЕ, причем вход-выход адреса и вход-выход данных каждого из процессоров через одноименные...

Номер патента: 1667093

Опубликовано: 30.07.1991

Авторы: Андреев, Кузнецов, Пантюхин, Филатов

МПК: G06F 15/16

Метки: вычислительная

...такте То, поскольку суммарная продолжительность решения поступивших заявок больше такта То. В этом случае блоком 3 осуществляется перекоммутация части заявок с процессора 1 на процессор 2,Формула изоореения 1, Вычислительная система, содержащая основной и дополнительный процессоры, информационные выходы которых являются выходами результатов решения задач системы, о т л и ч а ю щ а я с я тем, что, с целью расширения функциональных возможностей за счет адаптивного перераспределения загрузки процессоров, в нее введены блок контроля загрузки и блок переключения заявок, причем входы с первого по т-й (а - число источников заявок) блока контроля загрузки соединены соответственно с входами с первого по п-й блока переключения заявок и являются...