Патенты с меткой «вычислительная»

Номер патента: 662945

Опубликовано: 15.05.1979

Авторы: Борнгардт, Кавкин, Любезников, Павленко, Шутов, Яковлев

МПК: G06F 17/00

Метки: вычислительная, данных, многоканальная, хроматографических

...запоминающее устройство 3 (ПЗУ), центральный процессор 4, устройство ввода данных 5, устройство вывода данных б. Блок 1 может включать отдельные ЛЦП для каждого канала или один ЛЦП с переключением каналов на входе.Опсративное запоминающее устройство 2 включает в себя дешифратор 7, накопитель, включающий канальные зоны 8, 9, 10, 11, общую зону 12 и область адреса команды 13, регистр числа 14,В состав центрального процессора входят регистр номера канала 15, устройство управления 16, арифметическое устройство 17, а в состав постоянного запоминающего устройства - дешифратор адреса 18, накопитель команд 19, регистр команд 20,В течение интервала времени по одной и той же программе без изменения адресной части команд поочередно для каждого...

Номер патента: 664168

Опубликовано: 25.05.1979

Авторы: Корнев, Пискунов

МПК: G06F 7/00

Метки: вычислительная, однородная, структура

...показано направление падения на блок фильтров 1 поля излучения. Блок 1 представляет собой пластину сегнетоэлектрика 23 с напыленными н нее электродами 24 (перестраиваемцй фильтр фабри-Перо), число пар электродов равно девяти (максимальной длине левой части команды подстановки, реализуемой ячейкой) .Блок детектирования 2 - это поперечный Фоторезистор 25 с электродами 26.40 Третий слой образует управляющую плату 27, на которой для каждого элемента размещены коммутатор 5, элемент памяти б, блок настройки 3, например, Все в микроэлектронном транзисторном 45 исполнении, Блок настройки 3 представляет собой совокупность сумматоров, складывающих два уровня напряжения: с выходов элементов памяти 6 и от внешнего управляющего входа 13, 50 Элемент...

Номер патента: 670936

Опубликовано: 30.06.1979

Авторы: Климов, Коханов, Ломов, Цаплин, Шульгин

МПК: G06F 15/17

Метки: вычислительная

...от него поступают адрес и информация для записи в ОЗУ. Информация проходит в буферный регистр 5, в котором осуществляется накопление поступившей информации. Режим накопления длится до тех пор, пока в буферном регистре информации не будет накоплен определенный массив информации. За накоплением в буферном регистре информации следит блок 4 обработки запросов. Объем накопительных информационных слов в буферном регистре информации определяется младшими разрядами поступающего от канала адреса. В блоке обработки запросов анализируются эти разряды адреса. При поступлении информационного слова с адресом, у которого код в младших разрядах отличен от 11, осуществляется запись в буферный регистр информации. Код 11 в младших разрядах адреса...

Номер патента: 670937

Опубликовано: 30.06.1979

Авторы: Долкарт, Крамфус, Пурэ, Степанов, Федосеев

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...устройства 3 управления прерыванием. Занесение программыв очередь процессором 1 осуществляетсяпутем передачи информации из блока 5 через его четвертый выход в блок 11 занесения в очередь, который через второй выходпередает информацию программы в ОЗУ 2,а через первый выход - запрос и номерприоритета программы на третий выходпроцессора 1, который соединен с входомблока 12. Блок 12 приоритетного выборазапросов при одновременном обращении кнему нескольких процессоров 1 выбираетнаиболее приоритетный (по позиционномуприоритету) и передает номер приоритетапрограммы в блок 13 установки регистразаполненных очередей, который устанавливает в 1 соответствующий разряд в регистре 14.Таким образом, по мере занесения операционной системой программы в...

Номер патента: 670942

Опубликовано: 30.06.1979

Авторы: Авдеев, Фрадкин

МПК: G06J 1/00

Метки: вычислительная, комбинированная

...если оно известно), либо наоснове информации при достижении заданной точности со стороны решающих блоков.Первый коммутатор 13 соединяет выходы решающих блоков 8, - 8 с входамиблока 14 памяти по сигналу распределителя 16,10 15 20 25 30 35 40 45 50 55 60 Блок 14 памяти состоит из регистров20 о - 20 предназначенных для приема хранения и выдачи промежуточных результатов моделирования сеточной области с помощью решающих блоков 8, - 8.Второй коммутатор 15 предназначен длясоединения по сигналу с распределителя 16 выходов двух рядомстоящих регистров 20; 20; блока 14 памяти с входами крайних решающих блоков 8 о и 8 соответственно, причем по первому сигналу распределителя коммутируются выходы регистров 20 о, 20 по второму - выходы...

Номер патента: 674025

Опубликовано: 15.07.1979

Авторы: Васенков, Дшхунян, Машевич, Нестеров, Теленков, Чичерин, Юдицкий

МПК: G06F 15/16

Метки: вычислительная, микропроцессорная

...с вы,рения разрядности. Выход 42 блока 10водом 35, Совпадение этих условий вызыфункционирует при совпадении следующих веет отрицательный фронт 45 на выводеусловий цикл выполнения предыдущей мик и затем последовательное изменениерокоманды закончен, инициирующий сигнал потенциалов на выводах 36 и 37, связанна выводе 35 не возник, но возникли из ное с выработкой необходимой последоваменения потенциалов на выводах 36 и 37, 1 О тельности синхросигналов блока 10.связанные с работой блоков 10 других, Первый фронт 46 синхросигнада приемапараллельно связанных с ним однотипных микрокоманды возникает непосредственноустройств выполнения операций. При этом после окончания синхросигнада записи в в блоке 10 процессорного модуля,накото "предыдущем...

Номер патента: 674031

Опубликовано: 15.07.1979

Авторы: Максимов, Танкелевич, Тетельбаум

МПК: G06F 17/13

Метки: вычислительная, дифференциальных, решения, уравнений

...сигналу устройства 15 управления фузловые процессоры 19 вырабатываютзначение узловых потенциалов и передаютих через мультиплексор 18 в запоминающие устройства 6 решающих блоков 1,Рец 1 ающие блоки по программе, предварительно записанной в запоминающем устройстве 6, выполняют интегрирование узловых дифференциальных уравнений, при этом периодически на каждом шаге интег-.рирования повторяется два такта. Во время первого такта происходит обмен информацией между решающими блоками по информационной шине 17 и во время второго тактапараллельное интегрирование узловых дифференциальных уравнений. При обмене информацией устройство 15 управления выдаетсоответствующие сигналы на регистры 7записи и чтения 8, коды с которых через,узлы 11...

Номер патента: 591076

Опубликовано: 15.07.1979

Авторы: Голец, Захаров, Липовецкий, Польский, Проценко, Таякин, Хоменко

МПК: G06F 15/00

Метки: вычислительная, действия, последовательного, цифровая, электронная

...безусловный переход к исполнению новой команды с .записью содержи.Мого выбранных ячеек регистров 16-18сдвига в регистр 42; переход к чыполнению новой команды, код адресакоторой образуется дизъюнкцией(коньюнкцией) кода адреса новой команды, укаэанного в данной команде,и кода, поступающего из регистра 42адреса ветвлений.В регистр 42 может быть записанкод адреса новой команды, считанныйс выбранных ячеек регистров 16-18сдвига, или код адреса, задаваемыйвнешними устройствами на управляющиевходы 43 машины. Запись информациив регистр 42 может осуществлятьсякак последовательно, так и параллельно на протяжении всего цикла работысинхрониэирующего устройства. Крометого, код адреса, задаваемый внешнимиустройствами на управляющие...

Номер патента: 678485

Опубликовано: 05.08.1979

Авторы: Голец, Захаров, Липовецкий, Польский, Проценко, Таякин, Хоменко

МПК: G06F 15/00

Метки: вычислительная, действия, последовательного, цифровая, электронная

...ясигйабжпрямого-и инверсного выходов регистра сдвига 18, а"Ггри подаче сигналов "на управляющие входы элемейтов И39, 24 или 24 и 41 - дизъюнкция сигналов прямых выходов регистров сдвига 18 и 28 соответственно.Комбинация уйравляющих сигналов ; на элементах И 24-26 и 31-41 позволФот "организовать микрокоманды вычйтания единицы младшего разряда изсоДержимого регистров сдвига 16-18 (управляющие сигналы на элементах И 26, 24 и 41), едйницы младшего раз- ряда из содержимого регистра сдвигафр 67848528 (упраВлЪюййе сигналына элементахИ 24, 26 и 40), вычитание из содержимого регистров сдвига 16, 18 содержимого регистра 28 сдвига (управляющие сигналы на элементах И 26 и41) и дрПредложенное техническое решениегури минимальных...

Номер патента: 678486

Опубликовано: 05.08.1979

Авторы: Голец, Захаров, Липовецкий, Польский, Проценко, Таякин, Хоменко

МПК: G06F 15/00

Метки: вычислительная, действия, последовательного, цифровая, электронная

...счетчика адреса команд выбирается одна из шин блока памяти команд и на выходах блока памяти команд вырабатываются сигналы КУС, КНА, КАС, а на дополнительных выходах - сигналы кода обработки синхропрограммы КОС . Сигналы КОС поступают на дополнительные входы устройствауправления синхросигналами и изменяют порядок поступления сигналов с его выходов на входы второй группы коммутаторов 8 -8, Таким образом, в зависимостй от сигналов КОС изменяется порядок следования микро- команд в данной синхропрограмме. Расширение функциональных возможностей показано на примере модификации синхропрограммы обработки трех (К) двенадцатираэрядных чисел (па 12) а, в, с, причем 1-8 разряды чисел - мантисса, 9 разряды - знак мантиссы, 10, 11 - порядок...

Номер патента: 678487

Опубликовано: 05.08.1979

Авторы: Астров, Мурзин

МПК: G06F 15/02

Метки: вычислительная, клавишная, электронная

...вырабатываемыми в устройстве 2 синхронизации,Для обозначения места расположения запятой синхроимпульсы десятич"ных разрядов Д; подаются на входыпереключателя положения запятой вустройстве ввода, на выходе которогоформируется синхроимпульс положениязапятой Д , синхронный с одним иэимпульсов .Д;. Например, если числоимеет три добных разряда, то импульсДбудет синхронен симпульсом Д 3,По нажатию операционной клавишив устройстве ввода Формируется четырехбитный ход операции и признакнажатия операционной клавиши, Кодоперации в регистр операционногоустройства 4 не записывается, а запускает устройство 3 управления дляреализации соответствующей операции. По окончании операции устройст Элемент И 12 предназначен для записи на триггер задержки...

Номер патента: 679986

Опубликовано: 15.08.1979

Авторы: Бабурин, Баклан, Бухштаб, Швед

МПК: G06F 15/02

Метки: вычислительная, клавишная, электронная

...7; выходблока 10 соединен со счетчиком 8;выходы элементов И 11, 12 подключенысоответственно ко входам блоков 9 и10; выход элемента И 13 соединен сэлементами И 11, 12,Блок 1 ввода-вывода служит дляввода цифровых данных и команд вЭКВМ и вывода ийформации на визуальный индикатор печатающее устройствоили перфоратор.Блок 2 арифметический предназначендля выполнения операции сдвига, сложения, вычитания и хранения исходных операнд и результатов, В состав арифметического блока входят оперативные регистры, десятичный сумматор и ключициркуляции информации.Блок 3 памяти предназначен для промежуточного запоминания в процессе.вычислений числовых данных, знаков, кодов положений запятых, операций и ско .бок,Блок 4 синхронизации служит...

Номер патента: 682901

Опубликовано: 30.08.1979

Авторы: Вальтер, Инго

МПК: G06F 13/00, G06F 15/78, G06F 9/50 ...

Метки: вычислительная, цифровая

...устройства устанавливается путем сравнения адресов запрашиваемых я,еек. Эта операция осуществляется схемами сравнения 11 - 16. Связь между блоками запоминающего устройства с каналами и процессором устанавливается при помощи схем коммутации 17 - 20 с управляющими входами 21 - 23 для кодовой магистрали 9 и с управляющпми входами 24 - 26 для кодозой магистрали 10.Каждая из схем сравнения 11 - 16 устанавливает факт наложения сигналов тоебований 27 - 29 со стороны некоторых устройств цифровой вычислительной машины к некоторому блоку запомина ощего устройства, Прямые С 1 - Сб и инверсные С 7 - С 12 выходы схем сравнения соединяются с соответствующими входами схемы приоритета (см. фиг. 2).По сигналу опроса требований 30 сигналы...

Номер патента: 742926

Опубликовано: 25.06.1980

Автор: Мишин

МПК: G06F 7/00

Метки: вычислительная, среда

...2), содержит ряд одномерных вычислительных подсистем (вертисистемы (фиг, 2). Стрелками показаны только направления пегедачи (приема) информации алементами, По этим же направлениям осуществляется прием "запросов, а по обратным направлениям -У Ф5 передача ответов . При настройке среды в ее устройстве заносятся также исходные данные в программе обработки информации, Кроме того, при настройке средытриггеры 5 всех устройств, образующих10начала цепочек - одномерных вычислительных структур - устанавливаются в "1 (на фиг. 2 ати устройства расположены в нижней строке), а триггеры 5 остальных устройств - в "О". (установка в "1" осуществляется путем выдачи сигнала "1" на каждый из выходов 36 и 37 (см. фиг. 1), а установка в "0" производится...

Номер патента: 744589

Опубликовано: 30.06.1980

Авторы: Алексеева, Еремин, Лапшин, Макаревич, Стоянов, Черников

МПК: G06F 11/14, G06F 17/00

Метки: вычислительная, структура

...пользователей из узла 4 поступают в блок9. В блоке 9 производится селекцияэтих номеров и каждый из пользователей получает сигнал-о наличии сбоевв решаемой им задаче.Каждому пользователю, получающемутакой сигнал, необходимо узнать номера занятых им решающих блоков 1,в -которйхпроисходит" сбой.Для этого пользователь подает через блок 9на блок 8 команду управления, где она дешифрируется-и передается наузлы 5 всех решающих блоков 1. Наэти же узлы пользователь передаетиз блока 9 свой номер, По даннойкоманде управления в узлах 5 всехрешающих блоков производится одновременное сравнение номеров пользователей, хранящихся в узле 4 решающих блоков 1 с номером пользователя,поступающим из блока 9.0В тех решающих блоках 1, где происходит...

Номер патента: 752342

Опубликовано: 30.07.1980

Авторы: Макаров, Овчинников

МПК: G06F 15/16

Метки: вычислительная, мультипроцессорная

...обмена, Этим заканчивается фаза поиска дублера, Таким образом, если между ведущим процессо" ром и дублером имелось рассогласование, возникшее из-за несинхронной ответа на запрос, блок 11 памяти номера, коммутатор 12, блок 13 сопряжения с памятью,Работа системы производится следующим образом.Блоки 5 обеспечивают временноесогласование выполнения на асинхронно работающих блоках системы такихзадач реального масштаба времени,для решения которых требуется одновременная обработка на разных процессорах различной информации, принятой (снятой с датчиков) в один и тотже момент времени; одновременноеокончание некоторых программ (например, программ выдачи высших команд);дублированная работа процессорови модулей общей памяти для обеспечения...

Номер патента: 752344

Опубликовано: 30.07.1980

Авторы: Везенов, Зайцев, Лаврешин, Олеринский, Петренко, Фрольцов, Хамко, Цакоев

МПК: G06F 15/16

Метки: вычислительная, мультипроцессорная

...к общему для всей системы синхрониэирующему входу 3.Таким образом, в каждом процессоре на входе блока 1 О, в каждый момент времени имеется совокупность запросов от процессоров, ожидающих разрешения на передачу информации. Блок 10 в каждом процессоре из совокупности запросов с учетом собственного запроса выбирает старший по приоритету запрос.Если собственный запрос является старшим по приоритету, то в блок 8 поступает сигнал, разрешающий данному процессору передачу информации. Одновременно сигнал с выхода блока 10 поступает в блок 14 на первый вход узла временной привязки 18, на второй вход этого узла поступает 30 сигнал с блока 6 синхронизации. С первого ныхода узла временной привяз ки сигнал поступает на первые входы элементов И 17 и...

Номер патента: 692400

Опубликовано: 07.08.1980

Авторы: Бабаян, Бурцев, Горштейн, Жеренов, Лаут, Назаров, Никитин, Пентковский, Рыжов, Сахин, Хайлов, Ялунин

МПК: G06F 15/16

Метки: вычислительная

...и решить проблему защиты "между пользователями с помощью введения в систему математической памяти,когда для каждой задачи выделяется адресное пространство слов, которое расходуется во время прогона задачи. Разобщенность между различными математи.ческими памятями, выданными для пользователей, обеспечивая надежную защиту 55 между задачами, создает определенныетрудЪостй"в программирсвания операционной системы.Поэтому для обеспечения большейобщности адресации информации;находя- щщейся в разныхматематических памя"тяй,привилегйрованным процедурам,:операционной "сйстемй"разрешаЯЬя-ра-"ботать по Физическим адресам. Для некотоРых процедур операционной системы,5,например для процедур управления памятью, пользование физическими адресами довольно...

Номер патента: 771674

Опубликовано: 15.10.1980

Автор: Фрадкин

МПК: G06F 17/13

Метки: вычислительная, дифференциальных, решения, уравнений

...33, 34 являются соответственно первым и вторым информацион. ным выходами решающего блока 8Буферная память 5 состоит из и регистров и предназначена для приема (выдачи) информации из (в) ЦВМ 1 последовательно по словам параллельно по разрядам и передачи информации в решающие блоки 7, - 7 с 8, - 8 и и из решаюших блоков 7, - 7 и параллел ко по сло вам последовательно по разрядам по сигналам устройства управления 2, причем выбор требуемого регистра осушествляется с полошьн устройства 4.Преобразователь 6 служит для преобраэова. ния формата информационного слова ЦВМ 1 в формат информационного слова решаюсцих блоков 7, - 7 и, 8, - , 8 и (и обратно) при передаче данных между ЦВМ 1 и решающими блоками. Решающий блок 7 предназначен для...

Номер патента: 785869

Опубликовано: 07.12.1980

Авторы: Ведерников, Даровских

МПК: G06F 15/02

Метки: вычислительная, клавишная, электронная

...Формуле Полученные значения Функции У за 1писываются н регистры памяти 13.Окончание вычисления передается вблок 4 управления, который Формируеткоманды передачи значений Функциив дешифратор дискретности и дешифратор значений Функций, н которых.происходит преобразование значенийФункции и их номера дискретностив управляющие напряжения, подаваемыена соответствующие входы светодиодной матрицы 16, Диоды матрицы высвечивают график переходной функции.Вычисление колебательной переходной функции в ЭКЮ осуществляетсяследующим образом. В блоке клавиатуры 1 на циФровых кланишах производит.ся последовательный набор коэффициентов передаточной Функции 0 ,ивспомогательных чисел 0,5,1 й 2, которые при нажатии операционных клавиш 6, Ъ 0,5,1 и 2...

Номер патента: 798801

Опубликовано: 23.01.1981

Авторы: Малюгин, Прангишвили, Ускач

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...памяти. Вход 4 каждой матрицы памяти соединен с (общим) регистром 5 кода операций. Количество матриц программируемой памяти равно количеству элементов среды.Устройство работает следующим образом. В каждую матрицу заранее, записываются коды функций, которые элемент должен выполнять при реализа-ции всего набора операций. Код, сни" маемый с регистра, поступает в каждую матрицу памяти. Информация, записанная в матрицу памяти и считанная по,ступающим кодом, однозначно определя ет функцию, реализуемую элементом среды.В кажд,ется инфоконкретноодному ко ую матрицу памяти записывармация, предназначенная дляго элемента, поэтому поду, снимаемому с регистра,798801 Формула изобретения ставитель М.ускачхредН. Ковалева ректор Н. Гри горун ктор...

Номер патента: 798808

Опубликовано: 23.01.1981

Авторы: Визирев, Вылков, Донианц, Дончева, Лазарев, Пийль

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...операции "з . Операции "и", "к" "л" и фм" используются,цля обхода нейсправныхучастков. среды. 26Введение дополнительных настраиваемых коммутаторов магистральных шин среды позволяет повысить ее надежность за счет восстановления ее работоспособности путем локализации неис- д правных участков и их последующего обхода по свободным магистральнымшинамФормула изобретенияОднородная вычислительная среда,содержащая матрицу И" вычислительныхячеек, причем первый и второй входыкаждой вычислительной ячейки соединены с соответствующей горизонтальнойи вертикальной шиной, о т л и ч а ю -щ а я с я тем, что, с целью повышения надежности она содержит 2 И коммутаторов и 2 И блоков настройки, причем информационные входы -го-той вертикальной и 1-ой...

Номер патента: 805301

Опубликовано: 15.02.1981

Автор: Пискунов

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...восьми (кроме себя) соседей и пишет информацию в .себя и еще одну ячейку, т.е, К = 9 и г = 2. В память команд в какую-то дару слоев, например третью, записана команда101011101.01и пусть в некотором такте 5(5=1,3, 5,7) сигналы от элементов памяти б собственно ячейки и ее соседей, а также сигналы со входов 9 ячейки, соответствующим образом упорядоченные, образуют вектор (О, Оо, О,ОО, на информациойные входы. блока 4 на-. стройки фильтров поступает сигнал О. В блоке 4 вырабатывается вектор напряжений (0+0, О +О, О, +О, О +О 03+01 Оъ+01 ОЪ+01 Оз+Оа "03+О, 0+Од, 0+0) . Его компоненты подаются на,настройку одиннадцати пар электродов блока 1 перестраиваемых фильтров. При таких условиях первая пара электродов пропускает сигналс частотой Й+Ы,...

Номер патента: 259489

Опубликовано: 28.02.1981

Авторы: Аникеев, Кошарский, Кришталь, Легостаев, Митрофанов, Свердлова, Скоробогатов

МПК: G06F 15/50

Метки: вычислительная, цифровая

...части команды код опрашиваемого адреса из регистра 50 и формирует в устройстве управления операцию засылки на сумматор, таким образом считывается. в сумматор количество,транспортных средств, посланных к опрашиваемому адресу. Импульс с выхода 68 распределителя 44 досыпает единицуф.в сумматор через вход схемы .63 сборки. Имцульс с выхода 69 распределителя формирует в устройстве управления операцию засылки в запоминающее уст 10 15 и 25 зо 35 ввется в младшие разряды сумматора 58 через вентили 63. Импульс со второго выхода 64 распределителя 43 формирует в регистре команд устройства управления операцию сложения по моЪулю 2, при этом номер ячейки регистра 47 считывается в адресную часть регистра команд через вентильную схему 49 формь" рованиа...

Номер патента: 809194

Опубликовано: 28.02.1981

Авторы: Крикунов, Титов

МПК: G06F 15/16

Метки: вычислительная

...заносится в регистр 1 приращений по выходу 16. Состояние регистра 1 определяет режим работы УВМ 25 с оперативной памятью ВМ системы и устанавливается управляющей ВМ по цепи 16. Регистр 1 содержит несколько характерных участков, число которых зависит от количества различных причин (чтение операнда, запись результатов и других подобных обращений к оперативной памяти ВМ). Информация о состоянии регистра 1 через коммутатор 2 в промежутки времени, определяющие подачу управляющей ВМ разрешающих сигналов по выходу 17, поступаетна вход регистра 3. По состоянию регистра 3 дешифратор 4 на одном из выходов вырабатывает управляющий сигнал, по которому определяется номер ВМ. Код адреса обращения поступает на элементы 5 И по выходу 19 и далее...

Номер патента: 815725

Опубликовано: 23.03.1981

Авторы: Габелко, Смирнов

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...образом, предлагаемый резерви - рованный регистр сохраняет работоспособность при отказах типа ложный ноль, т. е. тогда, когда требуемые логические единицы не могут быть выданы и вместо них выдаются нули.Однородная вычислительная среда работает следующим образом.В режиме записи информация поступает на вход 34 независимо в каждый столбец 4 1 - 4 на внешние выводы 25, 28, 21 и 22,. Для разрыва цепи сдвига от старшего к младшему разряду на выводы 24 ч, 27 з, 30 и 33, подается внешний потенциал запрета, а на выводы 24 - 24, 27 - 27, 27, 30, 30 д, 30 и 33 - 33 подается вйешний потенциал, разрешающий сдвиг информации.В режиме контроля тест-программа проверки исправности модулей с первого выхода генератора 35 подается на выходные выводы 26, 29,...

Номер патента: 826336

Опубликовано: 30.04.1981

Авторы: Габелко, Смирнов

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...из отдельных многофункциональных моделей 1-4, состоящих из рабочих, ре- . 25 ,зервных и контрольных триггеров, меж 1 цу которыми организованы цепи переноса элементов И 231-23 3, 24 и 25, элементов ИЛИ 26 и 27, триггеров 28 фиксации исправности, при этом выходы рабочих триггеров 5-7 подключены ко входам элементов И 231, выход рабочего триггера 8 подключен непосредственно к выходной шине 32, выход резервного триггера 15 подключен ко вхо З 5 ду элемента И 23 соответствующей груп пы, выход резервного триггера 16 подключен ко входу элемента И 23 соот 3 ветствующей группы, выход резервного триггера 18 подключен ко входу эле- ю мента И 232 соответствующей группы, выходы резервных триггеров 17 и 19 подключены ко входам соответствующих...

Номер патента: 885992

Опубликовано: 30.11.1981

Авторы: Габелко, Смирнов

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...инверсный выход схемь24.2 сравнения подключен к первому входуэлемента И 23.2, к третьему входу элементаИ 29.2, инверсный выход схемы 24.1 сравненияподключен к первому входу элемента И 23.,ко второму входу элемента И 29.2 н ко второму входу элемента И 29.1. Вторые входыэлементов И 23.3, 23,2 подключены к выходамэлементов ИЛИ - 22.2, 22. соответственно,а второй вход элемента И 23,1 подключен квыходу трютера 20; К первому, второму итретьему входам элемента ИЛИ 22,2 второйгруппы подключены выходы элементов И 26.2и 27. и 29.2, соответственно, к первому ивторому входам элемента ИЛИ 22,1 пощапочены выходы элементов И 2 б,1 и 29.1 соответственно, при этом первые входы элементовИ 29,1 29,2 подключены к выходам трнгге.ров 19 и 17 соответственно,...

Номер патента: 890401

Опубликовано: 15.12.1981

Автор: Астахов

МПК: G06F 15/02

Метки: вычислительная, клавишная, электронная

...или счетным импульсом со счетчика 16, или модификацией адреса по коду мнкрокоманды с выхода регистра 15 микро- команд. Код микрокоманды является составной частью адреса узла 8 памяти микроопераций и устанавливается на весь цикл выполнения микрокоманды. Другой частью адреса узла 18 являются временные интервалы, задаваемые счет-чиком 16 тактов. Следовательно, иа вы-, ходе узла 18 памяти микроопераций возбуждаются микрооперационные поля микрокоманды, определенные во времени и, таким образом, любая микрокоманда5 8904 представляется набором тактированных микроопераций, которые дешифрируются дешифратором 19 микроопераций.При одновременном вводе нескольких значащих нулей в ЭКВМ блок управления работает следукнцим образом.При нажатии...

Номер патента: 920778

Опубликовано: 15.04.1982

Авторы: Авдеев, Ромм

МПК: G06J 1/00

Метки: вычислительная, комбинированная

...решающими блоками 9 - 9 к, а цифровая вычислительная машина 1 осуществляет вывод управляющих и информационных слов в решающие блоки по сигналам прерывания, сформированным блоком управления 1 О. Этот режим работы встречается при программном управлении движением объектов по заранее известной траектории (программе).Для последних двух режимов работы наиболее быстродействующей является организация передачи данных между цифровой вычислительной машиной и решающими блоками через первый 11 и5 92077 второй 12 буферные блоки памяти. За счет совмещения передачи чисел иэ цифровой вычислительной машины во второй буферный блок памяти 12 и из решающих блоков в первый буферный блок памяти 11 с процессом вычисления решающих блоков время ввода числовых...