Патенты с меткой «вычислительная»

Номер патента: 949864

Опубликовано: 07.08.1982

Авторы: Овчинников, Самсонов, Субботин

МПК: G06F 11/18, G06F 15/16

Метки: вычислительная, резервированная, трехканальная

...элемента. Аналогичнои функциональное назначение входов17-19 и выхода 14, с той лишь разницей, что информация передается отвнешнего устройства к вычислительному устройству. По выходам связи22 и 21 в каждое устройство диагностического контроля с блоков 5 сравнения поступает информация о состоянии (исправности или неисправности)каналов системы, что позволяет спомощью блоков б и регистра однозначно фиксировать номер неисправногоканала во всех каналах, системы.Функциональное назначение связеймежду вычислительными устройствами 1состоит в обеспечении возможностивосстановления сбившегося вычислителя с помощью информации из исправного канала и изменения структурысистемы.Система работает следующим образом.В исходном состоянии...

Номер патента: 960832

Опубликовано: 23.09.1982

Авторы: Дашков, Швыдков

МПК: G06F 17/00

Метки: вычислительная

...ввода данныхублок 13 буферной памяти, блок 11 сопряжения, блок 15 обмена, генератор 16 сигналов, формирователь 17 адресов, блоки 18 и 19 сравнения и согласования.Вычислительный комплекс работает следующим образом.В исходном положении в блоке 13 содержится информация об адресах, количестве и периодах тестового контроля внешних устройств, ячейки с признаками обмена внешних устройств с каналом обнулены. Генераторы 16 настроены на Формирование временных меток с расчетным периодом тестового контроля внешних устройств. Подготовка, ввод и последующая корректировка данных в блоки 13 буферной памяти и генерато5 9608 ры 16 производится с блока 12 вводаданных.В процессе решения функциональных задач внешние устройства обмениваются информацией с...

Номер патента: 962965

Опубликовано: 30.09.1982

Авторы: Горбачев, Игнатьев, Кисельников, Мясников, Торгашев

МПК: G06F 15/163

Метки: вычислительная, многопроцессорная

...2 по шине 3 волновых команд поиска пути блок 9 выдает их со своего выхода на приоритетный блок 11, который выделяет самую приоритетную входную линию и формирует ее двоичный код, Двоичный код приоритетного входа, по которому поступает волновая команда поиска путИ, преобразуется дешифратором 16 в унитарный код и записывается н, регистр 13,Код с выхода регистра 13, через элемент И 19 поступает в блок 9 для передачи его н предшествующий модуль 2 коммутации более низкого уровня с целью подтверждения принятия к исполнению волновой команды. Инверсный код с выхода регистра 13 через элемент И 20 аналогичным образом передается в модули 2 коммутации предшествующего уровня в качестве квитанции отказа на установление соединения. Выделенная...

Номер патента: 1024937

Опубликовано: 23.06.1983

Авторы: Доронькин, Шалагин

МПК: G06G 1/16

Метки: вычислительная, линейка

...планка снабжена прорезью,в которую входит ось одного из ползунов, другой ползун связан с прозрачнойпланкой шарнирно, а на корпусе нанесенысистема шкал и графиков. 55На чертеже показана предлагаемая вычислительная линейка.Линейка содержит корпус 1 с нанесенной координатной сеткой 2, граФПком функции 3, шкалой 4 параметра С,37 2шкалами 5-9 параметров а, 5, б, 11.В корпусе выполнены направляющие 10 и11 с расположенными в ник движками 12и 13 иэ прозрачного материала.На движке 13 имеется риска 14, ось 15, на которой установлена прозрачная планка 16с визирной линией 17 и прорезью 18,в которой помещена ось 19 второго движка 1 2 с риской 20,Линейка работает следукхцим образом.Йля определения нормы расхода известняка на единицу массы...

Номер патента: 751238

Опубликовано: 15.07.1983

Авторы: Бирюков, Виленкин, Головань, Жуков, Затуливетер, Итенберг, Костелянский, Медведев, Набатов, Пивоваров, Прангишвили, Резанов, Фищенко

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...управления, информационнойшиной и буферной памятью, второйвход которой соединен с седьмымвходом процессора, память и буферная память соединены двустороннейсвязью между собой, а узел загрузки содержит счетчик, коммутатор,шифратор и регистр, причем, первый и второй выходы счетчика соединеныс первым и вторым выходами узла, первый вход которого через последовательно соединенныерегистр и шифратор соединены с первым входом коМмутатора, второй вход которого является вторым входом узла, а третийвход соединен со вторым выходомсчетчика, выход коммутатора соединен с входом счетчика и третьим. выходом узла.Функциональная охема многопроцессорной вычислительной системы представлена на чертеже и содержит следующие блоки: процессоры 1, операционный...

Номер патента: 1068945

Опубликовано: 23.01.1984

Авторы: Агеев, Пожидаев, Суздальцев, Фролов

МПК: G06F 15/02

Метки: вычислительная, клавишная, электронная

...соединены соответственнос первым и вторым входами первогосумматора-вычитателя, третий вход 25которого подключен к третьему входуустройства.Устройство управления печатьюзапятой содержит дна триггера и триэлемента К, причем первые входыпервого и второго элементов И соединены с третьим входом устройства,вторые нходы подключены соответственно к первому и второму выходам первого триггера, выход первого элемента И и выход второго триггераподключены к выходу устройства,выходы второго и третьего элементов И соединены соответственно спервым и вторым входами второготриггера, третий вход которого ипервый вход первого триггера соединены с вторым входом устройства,второй вход первого триггера и первый вход третьего элемента Иподключены к первому...

Номер патента: 1077070

Опубликовано: 28.02.1984

Авторы: Антимиров, Панова

МПК: H05K 10/00

Метки: вычислительная, отказоустойчивая

...управления.Отказоустойчивая вычислительнаясистема содержит блок. 1 системной 2 Опамяти, 8 первых процессоров 2,1 первых блоков 3 памяти, три блока4 управления и блок 5 связи,1Блок 4 управления содержит второйблок 6 памяти, второй процессор 7;узел 8 микропрограммного управления,мультиплексор 9 и четыре мажоритар"ных элемента 10-13,Узел 8 микропрограьщного управления содержит блок 14 оперативной 30памяти, элемент ИЛИ-НЕ 15, элементНЕ 16, первый 17 и второй 18 счетчики, регистр 19 неисправности, регистр 20 сдвига, элемент ИЛИ 21,элемент И-НЕ 22, первый 23, второй 3524 и третий 25 элементы И и блок 26долговременной памяти,Система содержит первую 27, вторую 28 и третью 29 магистральные линии связи, информационную 30, адресную 31 и...

Номер патента: 1061606

Опубликовано: 30.06.1984

Авторы: Дшхунян, Иванов, Коваленко, Машевич, Чичерин

МПК: G06F 15/00

Метки: вычислительная, микроэлектронная

...НЕ и с вторым входомвторого элемента И, выход которого соединен с вторым входом узла распределенного арбитража, второй выход которогоявляется вторым выходом арбитра, второй вход которого соединен с первымвходом третьего элемента И, Третийвход арбитра соединен с вторым входомузла сосредоточенного арбитража, третий выход - с третьим выходом узла распределенного арбитража и с входомвторого элемента НЕ, Выходы первого и второго элементов НЕ соединенысоответственно с вторым и третьимвходами третьего элемента И, выходкоторого подключен к третьему входуузла сосредоточенного арбитража,второй выход которого и четвертыйвыход узла распределенного арбитража соединены соответственно с входами второго элемента ИЛИ, выходкоторого является...

Номер патента: 1120340

Опубликовано: 23.10.1984

Авторы: Бабичева, Березенко, Вейц, Вепхвадзе, Гоголадзе, Голубев, Гудушаури, Денисенко, Зверков, Зрелова, Иванов, Корягин, Левертов, Малюгин, Прангишвили, Соколов, Тодуа, Шкатулла

МПК: G06F 15/177

Метки: векторная, вычислительная, управляющая

...устройства. 2наченных для решения задач управления в реальном масштабе времени и различного рода вычислительных задач.данных блока системных регистрови первому выходу второго блока памяти микропрограмм а второй выход данных блока системных регист",ров соединен с входом второго блокабуферных регистров 3.Нецостатками известной системыявляются большая величина времениреакции на прерывание и малое быстродействие при обработке скалярныхвеличин, низкйй коэффициент использования оборудования,Цель изобретения - повышение производительности управляющей векторной вычислительной системы.Укаэанная цель достигается тем, что управляющая векторная вычислительная система, содержащая векторное арифметико"логическое устройство, три блока буферных...

Номер патента: 1136178

Опубликовано: 23.01.1985

Авторы: Богачук, Божулич, Павлов, Положенцев, Сапожникова, Скурихин, Урсатьев, Шикарев

МПК: G06F 17/00

Метки: антикон, вычислительная, предотвращения, столкновения, судов

...выход которого подключен к входу первого знакового разряда первогоумножителя, выходы элементов И первой,второй, восьмой и двенадцатой группсоединены соответственно с входамиэлементов ИЛИ третьей группы, выходыкоторых подключены к первому входупервого умножителя, выходы элементов И пятой, седьмой, десятой группсоединены соответственно с входамиэлементов ИЛИ четвертой группы, выходы которых соединены с вторым входом первого умножителя, выход первого умножителя подключен к вторымвходам элементов И второй, четвертый и шестой групп, выходы элементов И четвертой и одиннадцатой группсоединены соответственно с входамиэлементов ИЛИ пятой группы, выходыкоторых подключены к информационномувходу третьего регистра, выходы шестой группы элементов И...

Номер патента: 364937

Опубликовано: 07.02.1985

Авторы: Громов, Косов, Фельдман

МПК: G06F 15/02

Метки: вычислительная, клавишная, электронная

...память на магнитострикцнонной линии задержки 1, арифметическое устройство 2, схему синхронизации 3, блок 4 установки чередования синхроимпульсов чтения, дешифратор операций 5, счетчик циклов 6 4 Ои блом микрокоманд 7.Разряд последовательной периодической памяти включает в себя разряд Р регистра постоянного операн. да, разряд Р, Регистра ввода и окончательного результата, разряд Рзрегистра промежуточных результатов,разряд Р регистра памяти константы,разряд Р регистра для выполненияоперации умножения и деления, разрядР регистра памяти суммы итогов.Блок установки чередования синхроимпульсов чтения присоединен квыходу дешифратора операции и к выходу счетчика циклов. Выход блока 4 присоединен ко входу схемы синхронизации, выход...

Номер патента: 366782

Опубликовано: 07.02.1985

Авторы: Бондаренко, Панферов, Птенцов, Фельдман

МПК: G06F 15/02

Метки: вычислительная, цифровая

...соединен с выходом второго элемента И; выход элемента ИЛИ соединен со входом счетчика разрядов,Такое построение машины позволяет изменять число регистров, принадле жащих последовательно расположенным зонам в накопителе.Например, при использовании П -разрядных чисел первые и эон содержат по К регистров, а последующие зоны 10 только по одному регистру. Тогда можно рассматривать один регистр (двойной длины), состоящий из какого- либо К регистров первой части цикла накопителя и регистра второй части 15 цикла, разряды которого входят в одинарные зоны. Какой именно из К регистров входит в состав длинного регистра, определяется моментом переключения блока коммутации, кото рый устанавливается дешифратором состояния системы синхронизации,...

Номер патента: 1156273

Опубликовано: 15.05.1985

Авторы: Овчинников, Самсонов, Субботин

МПК: G06F 11/18, G06F 15/16

Метки: вычислительная, резервированная, трехканальная

...23 двунаправленные 45 выводы связи; выход запрета 24 соединен с выходом элемента 4 НЕ, вход которого соединен с выходом 20 прерывания. Выходы всех разрядов контрольного регистра 10 соединены 50 со входами элемента 11 ИЛИ, входы всех разрядов - с выходами соответствующих элементов 9 И, а последовательный вывод - с выходом 21 для последовательной передачи ин формации устройства диагностического контроля 3, выход 20 прерывания которого соединен с выходом элемен 73 гта ИЛИ, а информационные входы 15-17 и 12-14 и выходы 8 и 19 - со входами и выходами перво,го и второго мажоритарных элементов 5, выходы которых соединены с первыми входами первого и второго элементов сравнения 6 соответственно, вторые входы которых соединены с соответствующими...

Номер патента: 1156274

Опубликовано: 15.05.1985

Авторы: Кенин, Пьянков

МПК: G06F 11/18, G06F 15/16

Метки: вычислительная, резервированная, трехканальная

...устройства к вычислительному устройству. По выходам связи 27 и 28 в каждое устройство диагностического контроля блоков 9 анализа поступает информация о состоянии . (исправности или неисравности) каналов системы, что позволяет однозначно фиксировать номер неисправного канала во всех каналах системы при работе в режиме трехканального резервирования и фиксировать неисправность одного из каналов при работе в дуплексном режиме. По управляющим входам 30 в устройство диагностического контроля каждого канала на управляющие входы мультиплексоров поступает двухраэрядный код задания режима работы системы, соответствующий одному из трех выполняемых режимов. функциональное назначение связей между вычислительными устройствами 1 состоит в обеспечении...

Номер патента: 1161937

Опубликовано: 15.06.1985

Автор: Гончаров

МПК: G06F 7/00

Метки: вычислительная, однородная, среда

...жидкостью,Прилегание панелей к конструкциисброса тепла за пределы ОВС обесепечивается зажимом 5. Контактный штырь6, связанный с одной из шин системыпитания элемента ОВС электрическойсвязью, плотно входит в сквозноегнездо 7 панели 2,Средства обмена сигналами междуэлементами 1 ОВС выполнены в видеоптоэлектронных пар, содержащих светопередатчик (светочувствитель 8,расположенный в фокусе миниатюрного параболического отражателя 9) ифотоприемник 10 с фокусирущей линзой 11. В объеме панелей 2 выполнены также каналы связи системы управения с системными устройствами, Наиг, 2 схематически изображено, как1161937 3в теле каждой панели 2 с противоположных сторон уложены продольные 12 и поперечные 13 световоды, снабжены экспланарными...

Номер патента: 1164713

Опубликовано: 30.06.1985

Автор: Ильин

МПК: G06F 11/20, H03K 17/00

Метки: вычислительная, однородная, структура

...с горизонтальным и вертикальным выходами функционального элемента 3 той же ячейки, выход состояния которогОсоединен с входом элемента НЕ 8 ивторым входом элемента И 5 той же-й ячейки, а также с вторым входомэлемента И 1 О и входом элементаИ 2 (1-,-й коммутационной ячейки12 -го столбца, выходь элементовИ 5 и 7 каждой операционной ячейки1 соединены с соответствующими входами элементаИЛИ 4 той же ячейки,выход элемента НЕ 12 каждой коммутационной ячейки 2 соединен с вторымвходом элемента И 11 той же ячейки,выход элемента И 11 1-й коммутационной ячейки 2 ш-го столбца соединенс горизонтальным входом функционального элемента 3 ( +ш)-й операционной ячейки 1,В.качестве примера функционального элемента рассмотрим процессормодели 40...

Номер патента: 1168960

Опубликовано: 23.07.1985

Авторы: Борисенко, Гантман, Горинович, Жилиев, Игнатущенко, Караванова, Костелянский, Лехнова, Лобак, Прангишвили, Прохорова, Рабинович, Резанов, Трахтенгерц, Щербаков

МПК: G06F 15/177

Метки: вычислительная, многопроцессорная

...Система по п. 1, отличающаяся тем, что узел формирования режимов содержит два элемента И, два элемента НЕ и триггер, причем третий и четвертый входы узла соответственно через первый и второй элементы НЕ подключены к первым входам пер1168960 вого и второго элементов И, к вторым входам которых подключены соответственно второй и первый входы узла, выходы первого и второго элементов И подключены соответственно к единичному и нулевому входам триггера, прямой и инверсный выходы которого соединены соответственно с первым и вторым выходами узла. 4. Система по п. 1, отличающаяся тем, что 1-й узел анализа готовности векторных операндов 1;-го операционного блока содержит триггер и элемент И, причем управляющий вход 1:-го узла соединен с...

Номер патента: 1233159

Опубликовано: 23.05.1986

Авторы: Козюминский, Мятликов

МПК: G06F 15/00

Метки: вычислительная

...этого режима на вход десссифратора 2 подается адрес А 1= 1 (на вход 16), на вход 6 - двоичнаяинФормация 1 , на вход 9 сумматоракод настройки О, соответствующий операций а , Сигналы на остальных входах системы равны нулю. Операциявыполняется только в том блокевход элемента 22 которого подключенк возбуждаемому выходу дещифратора 2,что определяется кодом А = 1, поступающим на вход дещифратора 2, По аигналу синхронизации С, подаваемому навход 10, производится запись результата операции в регистр 21 -го блока 1,Режим 2, Операция выполняется в-ом блоке 1 в соответствии с выражениемсВ. С : =Ж С .СК С ,2 О где К С.- содержимое регистра 21Ф3-го блока, 1 Ф В отличие от предыдущего режима работы в этом режиме входная информа 1 цИя Зхх На...

Номер патента: 1236500

Опубликовано: 07.06.1986

Авторы: Гуляев, Спиченков, Стасюк, Чаплыга

МПК: G06F 17/16

Метки: вектор, вычисления, вычислительная, матрицы, однородная, параллельная, произведения, структура

...схема однородной параллельной вычислительной структуры для вычисления произведения матрицы на вектор при ш щ 3, ищ 4; на фиг. 2 схема блока сумма торов К-й строки 1-го столбца матрицы е и сформируем матрицу бипар тон нида и векторы бипарных элементов соотвственно(4) О реализуется выражение Ь + АЬ, когда1., = 1, = Ь 2 = О, то вычисляетсятолько произведение матрицы А навектор Ь (каждый двухвходовый сумматор 20 блока сумматороввыпо 2(нен на интегральной схеме и реализует операцию суммирования, когда наего управляющем входе единичный сигнал, и пропускает информац:(ю с первого входа на выход без иэменеыия,когда на его управляющем входе нулевой сигнал)После подачи исходнойинформации в схеме устройства протекает переходной процесс, по...

Номер патента: 1249531

Опубликовано: 07.08.1986

Авторы: Лисник, Нагорный, Пухов, Стасюк

МПК: G06F 17/16

Метки: вычислительная, матриц, однородная, разложения, структура

...д) уровня двух типов 25 30 35 10 45 50 55 операций; а+10 и деления. Это позволяет строить вычислительную структуру из существующих интегральных схем ограниченной номенклатуры илив виде отдельной СБИС. Благодаря организации логической структуры вычислителя в виде однородных слоев,она является параллельной (комбинационной), вычислительный процессв ней начинается с момента подачи исходных данных на входные шины,результат вычислений снимается извыходных шин после окончания переходного процесса в схеме, который длится, например, 4 мкс, если каждая из идентичных ячеек 1 выполненана базе одного типа интегральныхсхем К 155 ИПЗ серии 155 при п=10и гп=16.Формула из обретения Однородная вычислительная структура для 1 Л-разложения матриц,...

Номер патента: 1251104

Опубликовано: 15.08.1986

Авторы: Лисник, Нагорный, Полевой, Стасюк

МПК: G06F 15/324

Метки: вычислительная, однородная, структура

..., которое подается на вход ячейки1 первой строки четвертой матрицы,в которой образуется значение 1 последней строки матрицы Ь, котороепоступает на выход 54 . Управлениеработой однородйой вычислительнойструктуры осуществляется с помощьюсинхросигналов, поступающих на, всевычислительные ячейки.Однородная вычислительная структура имеет параллельную организа цию, благодаря чему время решения равно задержке сигнала между входом и выходом структуры, т,е, вычисление элементов матрицы Ь и соответст% венно представления А=ЬЬ происходит за время переходного процесса в схеме. Это позволяет использоватьоднородную вычислительную структуру в качестве спецпроцессора для организации вычислительного процесса в реальном масштабе времени.Формула...

Номер патента: 1257672

Опубликовано: 15.09.1986

Авторы: Гузик, Диомидов, Евтеев, Каляев, Криворучко, Крюков, Румянцев, Яровой

МПК: G06J 1/02

Метки: вычислительная, интегрирующая, структура

...сравнения, блок памяти, блоки образования приращений, шесть блоков коммутации, дешифраторцатчики управляющих воздействий, датчики управляемых параметров и элементы ИДИ, причем группа входов распределенных временных импульсов блока расчетных параметров, группа входов распределенных временных импульсов блока постоянных параметров, группа входов распределенных временных импульсов блока программно-изменяемых параметров и группа входо 25 30 35 40 45 50 55 распределенных временных импульсовблока граничных параметров соединеныс группой выходов распределенныхвременньгх импульсов управления, выходы счетцых импульсов и сброса блока управления соединены соответственно со счетным входом и входом установки нуля счетчика текущеговремени, вход...

Номер патента: 1259300

Опубликовано: 23.09.1986

Авторы: Беляков, Володина, Панафидин

МПК: G06J 1/00

Метки: аналого-цифровая, аналоговая, варианты, вычислительная, ее

...передачи данных блока и с входом пятого элемента НЕ, выход которого подключен к входу установки в "0" триггера разрешения прерывания.3. Система по п.1, о т л и ч а ющ а я с я тем, что системный распределитель ш тактов содержит ш элементов И и ш элементов НЕ, причем первый вход -го элемента И, где 1=1, соединен с .-м входом первой группы тактовых входов системного распределителя ш тактов, второй вход -го элемента И соединен с выг1259 ходом 1-го элемента НЕ, вход которого соединен с 1.-и входом второй группы тактовых входов системного распределителя щ тактов, третьи входы элементов И соединены с входами выбора номера такта системного распределителя щ тактов, четвертый вход 1-го элемента И соединен с входом записи-считывания системного...

Номер патента: 951991

Опубликовано: 23.11.1986

Авторы: Злибман, Петрунек, Рухадзе, Сальков, Свительская, Черняк

МПК: G06F 15/00

Метки: вычислительная

...выход которого подключенк входу дешифратора тактов, второйвход блока соединен с входом регистра операций, выход которого подключен к входу коммутатора операций,первый и второй входы выходного коммутатора соединены с выходами соответственно дешифратора тактов и коммутатора операций, а выход выходногокоммутатора - с выходом блока,Блок управления памятью содержит счетчик адреса и коммутатор адреса, причем вход блока соединен с входом счетчика адреса, выход которого под 95199ключен к входу коммутатора адреса, авыход коммутатора адреса соединен свыходом блока.На фиг. 1 приведена структурнаясхема машины, на фиг, 2 - функциональная схема блока управления подготовкой команд, на фиг. 3 - функциональная схема блока управления сложением,...

Номер патента: 1275458

Опубликовано: 07.12.1986

Авторы: Кондратьев, Логунов

МПК: G06F 15/163

Метки: вычислительная, однородная

...27,выход которого - с входом блока 28постоянной памяти, выход последнего -с входом регистра 29, второй выходкоторого соединен с выходной шиной32, Управляющие выходы блока 30 соединены с управляющими входами счетчика 26 и регистра 29. Кроме того,два выхода блока 30 подключены к выводам 34 и 35 модуля микропрограммного управления, первый из которыхвырабатывает сигнал запуска, используемый в процессорном модуле, а второй - сигнал готовности, разрешающий прохождение информации по шине31 на вход счетчика 26, Один из входов блока 30 соединен цепью 36 с определенными разрядами с выхода блока постоянной памяти для органиэациикоманд или микрокоманд передач управления, при которых информация из регистра 29 передается в счетчик 26, Для...

Номер патента: 1277129

Опубликовано: 15.12.1986

Авторы: Андрющенко, Белицкий, Леонтьев, Палагин, Сигалов

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...цикле устройства 2 и 3 устанавливают на шине 25сигнал уровня "Лог, О и переводятего в состояние "Лог. 1" тогда, когда устройство, к которому производится обращение, оказывается готовым к завершению цикла обмена информацией. До тех пор, пока по шине 25поступает сигнал "Лог. 0", на выходеэлемента И 15 сохраняется сигнал1 1Лог. 1 и вход синхронизации микропроцессора 7 блокирован. При поступлении по шине 25 сигнала "Лог,блокировка входа синхронизации прекращается. Пусть блок 5 содержит 4 к ячеек с разрядностью 2 (соответствует числу состояний процессора: "0" - процесс не готов к исполнению, "1" - процесс готов к исполнению, но не исполняется, "2" - процесс исполняется, "3" -( Б:=Б при БО, Б: =Я+1 при Б=1,Б:=Б при М 1,прОцесс выполнен)....

Номер патента: 1287145

Опубликовано: 30.01.1987

Автор: Монашкин

МПК: G06F 7/38

Метки: вычислительная, ячейка

...ячейки,Для получения действительного произведения сомножителей, представленных в дополнительных кодах, необходимо знаковый разряд множителя перемножать на каждый разряд множимого,представленного в прямом коде. Вэтом заключается коррекция псевдопроизведения в устройстве,Коррекция псевдопроизведения начинается с момента установки триггера 16 знака первой ячейки, С этогомомента знаковый разряд множителя,который как и предыдущие его разрядыпоступает на элемент 27 задержки, умножается последовательно на преобразованное в прямой код множимое,Последовательное преобразованиекода множимого, начиная с младшегоразряда, обусловлено последовательнымраспространением знака множителя(начиная с и-го такта работы устройства) с помощью триггера 16...

Номер патента: 1290330

Опубликовано: 15.02.1987

Авторы: Болгов, Хабарова, Швыдков

МПК: G06F 19/00

Метки: вычислительная

...подается "0", регистр 25 начинает сдвигать информацию на выходах относительно последнего выхода, с которого информация поступает на выход 29, С блока установки и передачи адреса выдаются одновременно с адресом синхроимпульсы и управляю-. щие сигналы (сигналы, дающие разрешение на запись выдаваемой информации каждого байта в блок распознавания и хранения внешнего устройства)-, Сразу же после ввода адреса внешнего устройства в линию связи, т.е, после нажатия кнопки "Ввод", набирают ра; бочий адрес, который необходимо присвоить выбранному внешнему устройству для решения определенной задачи, и снова нажимают кнопку Ввод, По 290330 рядок выдачи адреса в линию связи аналогичен описанному.Информация на блоки распознавания и хранения адреса...

Номер патента: 1320821

Опубликовано: 30.06.1987

Авторы: Баду, Дубаренко, Перепеч

МПК: G06G 7/38

Метки: аналого-цифровая, вычислительная

...изменяется соответствующий элемент в матрице-столбце порядков производных. В результате по шинам 33и 34 ввода кодов порядка и адреса порядка изменяются значения резисторов2 в обратной связи усилителя 3 напорядок, а в усилителе 6 коэффициентпередачи увеличивается на порядок,Аналогично происходит смена масштаба при выходе аналоговой переменной Х на другие границы поддиапазона (+Е Епр у Епг)"Пусть аналоговая переменная Хна выходе усилителя 5 достигла верхней границы (+Е ) поддиапазона, тогда (Фиг.3) на выходе блока 23 Фиксации границ поддиапазона образуетсяимпульс (результат срабатывания схемы сравнения). Этот импульс производит переключение в блоке 7 переключения емкости пар ключей 16-19 или18-17, включенных в плечи моста, вдиагональ...

Номер патента: 1325496

Опубликовано: 23.07.1987

Авторы: Кузнецова, Мусатов

МПК: G06F 17/00

Метки: вычислительная

...сиг-нал Р; , равный логической "1", имитирующий занятость станции, и сигналК;, =логической "1", имитирующий показание красного огня по позади лежащему блоку-участку, с последующимвыводом содержимого регистра В в портВ адаптера 14 (блок 11),Работа элементарного отрезка в режиме блока-участка осуществляетсяблоками 12-35 алгоритма, Блок 12 проверяет условие наличия сигнала Г -1разрешения передачи поезда на данныйблок-участок, Если Г, равен логическому "0", то блоками 13-15 имитируются только показания светофорной сигнализации на позади лежащем блокеучастке: по условию проверки занятости впереди лежащего (д+1)=го блокаучастка (блок 13). Если (+1)-й блокучасток занят, то блоком 14 имитируется желтый огонь на движение по (1-1)му блоку-участку,...