Мультипроцессорная вычислительная система

) П 1) 1)4 С 06 Г АНИЕ ИЗ ОПИС ЕЛЬСТВ МУ СВИ 24 к вычисыть исультиной надежГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗООЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР(54) МУЛЬТИПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛНАЯ СИСТЕМА(57) Изобретение относитсялительной технике и может бпользовано при построении ипроцессорных систем повып)ен 2ности. Целью изобретения является повышение надежности системы за счет организации следящего контроля выполнения системных опараций, запоминания предыстории использования общих ресурсов системы на Фиксированное чис ло системных циклов и дальнейшей ее обработки для выбора оптимальной стра тегии поведения системы после сбоев и отказов. Поставленная цель достигается тем, что в систему, содержащую главный процессор 1, И исполнительных процессоров 22 и, запоминающее уст ройство 3, введены блок управления общими ресурсами 4 и блок защиты 6.12 ил.к)С Р л 1 РЦЦ 3 А - ": с" л ис(ра;. КАфу ДР У ф "3ру .;- м с;у9. а 86 ЫФ" Е .: ".ЪУ.Ю икР рР.л 5 поауаика бб Чв ЩйРЮШл " 1 " Т 3)СР "г Рфр,.";.,д,А- ррах,":у р Дф/Г /371/4 ,";.","."лАл фй.АФТИ 4 юи ре иу г 2 ф.4 ЖАРйХцй РС 8ф/ф 7 ф/ фе Уф ДЮЮЮфИ щй%фд щф"Жги тистр ХУ ру гдруаГс р ,:;Гд;.р цйуа. Зе:та,ур фЯ 7 щ РУЙМ 8 ф ЯКЗ ЯЮН дфдЧМЯК Мййал -: ЯОУа 4 - бещт 8дИ 38,РйдУФ УУ ЯЯ:;:го д;2 ф /ЩфРУЙЮИР 7 Р 8 - О 1 УЖЫБСЮбад РРРРЙИЮВОЭМЗЪЗЙФ ЮИЭ:йий 5 ФТ .д:Фх:и . Ю л .,южщэяиют жыиж: М 1 Ьъ 1ФэдомЮЯАВШФ УОХ 7 З/дйЖ .ЧИМаЯ фУйаюфм Мойя,бра ЗУ ЦЙЧфйОЮ 3 Й ПО."УЯХОРОд ИКРЯИМ1 даккаиы ымкксюзщюащсаяжсюы.ый Ъ:.и.ж -х жах .миФлжлмьюмиааиюю дЫРАЖМЙ 3 ЖЩУУу ЫСУЩМкд ОРФФАР 8 ф фФЗРЮ РМРУМбУЮУуУЙ Ву 7 РЮРГе аювзеар;Раааа 8 РЪ Ф 4 ЩИТ дИХ йОРВА - ЮРУР Х ;ду,. 4 вущ.е -.- - -. ,.+."- УР 6 УРЛ 7 Ф УОФЮ гРУ Ффйдр ЗРРЮ 6 ЮЬИЗ ЮРИЯМр ф 69 ЬЪУРЮЩРЫбКЮРИСФОйМа Х Юа РОМ АНУК .РифЯд 9 УгРд,УРЮФюепвыысзщисвзд е муд й езк".амдаалжмтаеы 4 .дол.ю ал лчеь.Составитель В. РезванРедактор А, Долинич Техред А.Кравчук Коррект бруч 6 Полписно ГКНТ СССР йэводственно-нэдательскй комбинат Патент", г. Ужгород Гагар а, 10 Заказ 696547 Тн ЬНИИПИ Государственного к 1 ЗОЗ 5, ЬИзобретение относится к вычислительной технике и может быть испопь зовано при построении мультипроцессорных систем повышенной надежности,5Целью изобретения является повышение надежности системы Зя счет Организации следящего контроля выполнения системных операций, запоминания предыстории использования общих ресурсов системы на фиксированное число системных циклов и дальнейшей ее обработки для выбора оптимальной стратегии поведения .системы после сбоев и отказов.15На фиг. 1 представлена структурная схема мультипроцессорной вычислительной системы; на Фиг. 2 - Функциональная схема блока защиты для системы с семью исполнительными процессорами; на Фиг. 3 " временная диаграмма Функционирования блока защиты в режиме смены задатчика магистрали; на Фиг. 4 - Функциональная схема бло" ка управления общесистемными ресурсами для семи исполнительных процессоров; на Фиг, 5 - функциональная схема процессорного устройства захвата магистрали; на Фиг. 6-11 - блоксхемы алгоритмов Функционирования под-.30 системы управления общими ресурсами в нештатных .ситуациях; на Фиг. 12 Функциональная схема двухвходоваго запоминающего устройства блока защиты.Система (фиг, 1) содержит главный 35 процессор 1, исполнительные процес" соры 2 с первого по седьмой, запоминающее устройство 3, блок управления общесистемными ресурсами 4, общую магистраль 5, блок защиты 6, локальную магистраль 7, линию 8 аварийной смены эадатчика, линию 9 запрета смены эадатчика, а каждый процессор системы - устройство 10 захвата магистрали.45Блок защиты 6 (Фнг, 2) содержит дешифратор 11, Формирователь сигна.- лов 12, элементы ЗИ 13, 14,элементы 2 ИЛИ,15-19, элемент ИСКЛ 1 ОЧЙОЩЕЕ ИЛИ 20, КЯ-триггер 2.1, 1 Ь-триггер 22, 50 счетчики 23, 24, элементы 2 И 25-27, элементы задержки 28-30, одновибратор 31, блок двухвходовой памяти 32, коммутатор 33, шинный Формирователь 34, селектор 35. 55Блок 4 управления общими ресурсами (Фиг. 4) содержит селектор 36, регистры 37, 38 элемент 2 И 39, злемент 3 И 40, коммутатор 41, элементызадержки 42, шинный формирователь 43,блоки элементов 2 И 44, 45,дешифратор 46, элемент НЕ 47, элемент 2 ИЛИ48.Устройство 10 захвата магистрали(Фиг. 5) содержит блок подключения 49,элементы 2 И 50, 51, регистры 52, 53и селектор 54,Топология системы основана на магистральном принципе объединенияструктурных элементов и содержит глав"ный процессор 1 системы, являющийсяосновой вычислительной подсистемы ивыполняющий функции менеджера в обще. -системном масштабе, системное эапоми"нающее устройство 3, являющееся в общем случае блоком оперативной памятиколлективного пользования, исполнительные процессоры 2"2 т, часть кото"рых могут выполнять роль процессоровввода-вывода, образуя подсистему ввода-вывода, другая часть " роль сопроцессоров или спецвычислителей дополняющих вычислительную подсистему (конкретное их распределение зависит отспецификации конкретной системы и возлагаемых на нее Функций), системнуюмагистраль 5, являющуюся аппаратнойчастью интерфейса типа Иц 11 Ьцв " ресурсом коллективного пользования,блок управления общесистемными ресур"сами 4, являющийся аппаратным средством управления доступом процессоров кресурсам коллективного пользования, а также блок защиты 6, локальную магистраль 7, линию 8 аварийной смены задатчика, линию 9 запрета смены эадатчика. Архитектура системы включает подсистему управления общесистемными ресурсами, причем аппаратная часть архитектуры этой подсистемы образована,блоком управления общесистемными ресурсами 4, блоком защиты 6, локальноймагистралью 7, линией 8 аварийнойсиены задатчика и устройствами 10 захвата магистрали, расположенными вкаждом процессоре системы. Программная часть архитектуры подсистемы управления ресурсами содержит вновьвводимые в интерфейс протоколы обмена, режимы работы и алгоритмы управления, поддерживающие аппаратнуюструктуру подсистемы,Иупьтипроцессорнай система управ"пения работает следующим образом,точку.При возникновении в системе нештатного события в блоке защиты б формируется сигнал запроса прерывания, который в ниде аппаратного сообщения полокальной магистрали 7 поступает вглавный процессор 1, Однонременно вблок управления 4 по линии 8 поступает сигнал, переводящий систему в монопольный режим главного процессора 1,когда снимаются разрешения передач дляпроцессоров 2-2 т. Главный процессор 1переходит к протоколу обслуживанияассоциативного отказа подсистемыуправления ресурсами, выполняет анализсостояний аппаратных средств подсистемы, классифицирует отказ и осуществляет оптимальный вариант дальнейшего поведения системы. Блок-схемы алгоритмон работы системы в таком режиме приведены на фиг. 6-11.Блок защиты б подсистемы управле"ния общими ресурсами работает следующим образом,Часть блока защиты б,.содержащаядешифратор 11, формирователь 12, элемент 3 И 3, элемент 2 ИЛИ 15, элементИ.ш 1 ОЧАЮЦЕЕ ИЛИ 20, элемент задержки 28, элемент ЗИ 4, элемент 2 И 25,элемент 2 ИЛИ 17, счетчик 23, эле 55222;Мультипроцессорная управ. яющаясистема функционирует н рамках интерфейса 11 ц 1 С 1 Ьцн. Процессоры системьмогут быть построены любым известным5способом (за исключением устройств 10захвата магистрали), обеспечивающимпротоколы обмена, предусмотренные н1 ц 1.з.Ьцн, причем наличие локальноймагистралине накладывает никакихограничений на главный процессор 1,так как протоколы обмена по ней соответствуют Иц 1 йхЬцн в режиме обращения к устройствам ввода-вывода и инициируются аппаратным ипи программнымпрерыванием,При нормальной работе системафункционирует в полном соответствиисо спецификациями 1 ц 11 Ъын, причемподсистема управления общесистемными 2 Оресурсами выполняет как обычную функцию управления, так и функцию следящего контроля, при этом выполнениепоследней не оказывает никакого влияния на работу системы. Однако при 25возникновении конфликтной ситуации,которая может привести к отказу ипи"зависанию" системы, в работу последней автоматически включается протоколзащиты и система переходит н режимаварийной работы, т,е. сохраняетсяфункция управления на фоне функциизащиты.Архитектурной основой подсистемыуправления ресурсами является ассоциативный признак конфликта. Признакможет быть ложным или обоснованным,однако в любом случае он санкционирует включение в работу системы проточкола защиты и соответствуюших аппарат-ных средств системы. Дальнейшее поведение системы при этом полностью определяется результатом классификациипризнака. Такой подход хотя и допуска.ет возможность ложных отвлечений сис 45темы, однако позволяет выявлять всистеме на ранних стадиях отказы постепенного характера, выражающиесяпервоначально в виде сбоев или конфликтов на системной магистрали 5.В общем случае все процессоры 1и 21-2 т системы автономно выполняютвозложенные на них задачи, причемглавный процессор 1, ныполняя общесистемные управляющие функции, поддерживает в. системе единство программных структур. Все процессоры, являясь потенциальными эадатчиками магист"рали 5, устанавливают при необходнмосЭ ти н последней требуемые капали внутрисистемной связи. Еоммупикапцонныефункции в системе ньиолняет блок управления общесистемными ресурсами 4поддерживая соответствующие протоколыдоступа и устанонпенную структуруприоритетов. Такое взаимодействие устройств системы обеспечивает ее функциональное единство при параллельнойобработке системных и прикладных задач н масштабе реального времени. Блокзащиты б осуществляет следящий контроль за соблюдением доступа и состоянием шины управления ресурсами магистрали 5, а также фиксирует нсе кЬмму -никациониые преобразования н системе.При этом последняя функция блока 6позволяет восстановить предысториюсобытия на Фиксированное число систем-ных циклов. Наличие такого свойства в системах реального времени, которые не дают возможности предугадатьпоследовательность ныполнения задач,позволяет осуществить анализ прошедших событий, восстановить предысториюсобытия, провести оптимальную контрольную операцию и выполнить логический возврат системы н промежуточнуюееетт 2 ИЛИ 18, ) три 1 ер 21, 1 К три ер 22, элемент 2 ИЛИ 16 ц одцовцбраор 31, является анализатором шины упавления ре т у рзьи1)тле ция тЗТ имели 5 Основной ее эзда-ей является бнару)еение различных нарушений в рвоте мультипроцессорной системы и емедленная реакция, Указанные сред,тва Отра)ТМЗМОТ спе 1 ифи(Яции протоко 1 я1 О Одсис темы зашиты и ан алцз )5 въ ют спевук)щие зссоЕиятивцые призеяки ееяруп 1 еий в системе;нарушения в работе блока А уп"ЯВлеци 51 ОбщесистемеМыми ресурса)1 им,вьмдачя разрешения доступа одцовре "1 енно двум емли ботее зада.т(ЕНКЯист рапи);ееярутио,мия 1 ропе ссо)аи протоког 1 З,оступя к маг,( трали;20отказы Встройстнах 10 захвааЯГистрали процессо)ов;нярушеммЕя в 11 ипиц з Мця 1 ОгТТ мяГистряЗи)нарушения и сбои н средствах За- м ЕЕИТЬМ СЦС ТЕМИ.11;1 входы ЕЕОТтетРы)ртм 11 1 одктТючець) 1 ице 1 и ра з ретеи Я ет. (1 е-м(,1(7 ши 1 п уп- ре 11)тгммц)1 реурсам) М,11 ст)а 1 и 5 в Де- шцфр;Мт)р 11 цьнПц Т Па осц)ВЕ .Ле"- ;)О мента 1.ЗУ. Срный выход тст 1111)ратора 11 1 грех)1 Гт н актцнцое сот тоянцеОПЬК) П ) М; 11 1 ТПММТТ 13 Е ТО Н ХОДЯХ 0 Д НОР)СИСЕет 3 Е)ОтРе ОдцтО зктцнемОГО си пыл;) ВГ, т, е, 1(с),цбпок м устг цонит б)псе щмм)го разрешения задзг 111.-. кам ОЕМОТремеТТО ) ли бо произойдет зя- МЫК 1) 511 Е ТЦЕМ ЕМЙ )З РЕ 1 ТЕТЕя, ЕКТПТМЕМЬТЕТ СИТЦ Я 1 С .) ТО М) НЕ Х)ДЯ, ТТРОХОД 51 ЧЕРЕ 3 зтаь 5 цт 2 ИИ 15, произведет установку 1(В-.трп гг ра 21 . Второй выход дешифрзтора 11 переходит в т)е(тиемемое состояние при отТНИИ ЙКТИБНЫХ СИГНДХ 03 Н, Ен 6ВР,1)-В" В 17. )тот сигцзп поступаетна первый вход элемента 3 и 13, надва других входа которого поступают,соответствеемно сиГцзлы тае 1 ме 1)НОГО,контрОля и пинии эанятостц мйГцстряли 5 ВЫт (с учетом инверсии) . При 511этом, есеи за контрольМое время тацмерного сигнала с инверсного выходяформирователя 12 не произойдет освобождения линии занятости В 1137, тона Выходе элемента Зи 13 появится 55, активный сигнал, который, проходя че"рез элемент 2 ИЛИ 15, также гМроизведетустановку Е 8"триггера 21,Слмедующа группа из чанг .;,-:; БьХсдг)а дЕШцфрг гОря М 1 ОтоажаЕ ТМЕТОМ дВЕ УЕТИт 1 РТТЬй Ктщий на его входах. Очеви:иность четырех Выходов для така:"ОбЯЭОРЯцте,: связана с тем) чтО1 ИДОБЯель 2 на Входы которОГ таадТЕт.тч(:5(1, должен формировать на СБО 1 Х ПРЯМОМ И ИНВЕРСНОМ БЬЕХОД Х й- мерные контрольные сигналы при люб: изменении ситуации на вхОдях дешифя" тора 11. Формирователь 12 срабатьевазт по положительнОму перспяду еЕЗ Одьом или нескольких его входах, поэтому цесль ПОГически значимьгх Ситуяций ПЯ ВХОДЯХ дЕ 11 фратора 1 (ВОСЕмь Нор мзттьных рабочих ситуаций егга акти". ВЕИ .ИН ИЭ ВХОДОБ) НТРИЯЛЬНс 1 Я ЦЕРЯ- бочая ситуаций 5 когт.з пассиветь Б входы и аварийная ситуация, когда ак " тивны одновременно два или более входов) отображаются ца песятьЦВОИЧЕМЫХ КОДОВ ИЗ ПЯТНЯЦЦЯТИ ВОЗ(МО)Т+ 11 х нецулевых ня входах формирователя 12. ФормттрОвате 31 ь 12 может бытьпостроен иа основе, напримеР одчоБибрятовов тигма ( 155 А 1 я 111.;яе ГрОль таймера событий сс 1 пава) на Б:1хОдах 51 ри з я 1("-ке : тл;,-.НОй ДЛИтЕЛЬНОСТЕт=-; О;.Ьпульса равна:,ксцыяль:, ым" В 1)етее: .сменьзадатчика мЯГстра 1 ц 5, т):Гпа"мецтировянному протоколом :Геь(-,; иОПРЕДЕЛЯЕТ ПРОМЕЖУТОК ЕОСМТ,. " ТЕ"чепце которого работ 1:;Т( задатч; кдолжен освободить ме 11)стг, ь 5) Язадатчик, пол "гчен 1 еттт , - .щение отустройства 45 з"хватить ее, таки: Образом формирователь 12 соэДЯе Б систатммерныц сигнал к)ц".т)ля реалвного времени,Схема. Состояца)т иэ :;зТЯ ИС(ЛЮЧАЮШЕЕ ИЛИ 20, элемента ; адержкн 28 элемента 3 1 е) зтел 11 та 2элемента 2 И 11 И 17, счетчи":.Я 23, злемента 2 ИЛИ 18 и ).К" триггера 22 ;. в :е.печивЯет контроль соблюдены. Гь.-,(звала смены задачика в систе)1 е"ефиг. 3 приведена Временная диаграмма.,поясняющая работу этой схемы.)Леиент ИСКДОЧТИТЕ ИЛИ 20, наодин вход которого поступаег сигналс линии занятости Вт)И магистрали 5,а на другой - сигнал с первого выходасчетчика 23, формирует короткие импульсы, как при освобождении магистрали 5 задатчиком е,переход ВЮУ в состояние лог, "1"), так и при захватемагистрали 5 другим за, а икомхол ВЮУ н состояние ло , 0;, крье, проходя ч ер е з, 2 11ступают на сч тый ход счетчик1 р Н 3ОМ Н ИСХс НСМ С. . 1- НИИИтооцах счетчика 23:лора,.;.,. ,;Я)после Освобожденияи,датчиком - О 1, после захна гаПередача магисзрали 5 от Одного Ъ /",ы03 сгО,датчика другому должна произойти нтечение времени, определенного длительностью таймерного сигнала, по срезу которого срабатывает 1 К-триггер 22 причем, если переключение задатчикон произойдет н устанонленс.,й промежуток времени, то комбинация "О" на выходах счетчика 23 (с учетом инверсии) не изменит состояния 1 К-триггера 22, еспи произойдет олько Освобождение магистрали 5, то комбинация "01" приведет к переклю 5 ению 1 К-триггера 22, если не произойдет даже освобождения магисг,перв ли 5 то комбинация 00 так,.;е пр е цет к переключению 1 К-тригрер,5При нормальной передаче и. гистр ли 5 от одного зад; -чка к др с у сигнал выхода элемента ЗН 14 а. рожсэнн";Гй ОТНОСИТЕЛЬНО ОКНЧОНИЯ Тного импульса при помощ.,задержки 28 через эл гтустановит счетчик 23 . . днсе сстОяние. Наличие элементобусловлено временем пере.;триггера 22. При нарушении ;ротоколапереда и магистрали 5 перев.:ю внии1 К-триггера 22, сигнал с его игнерсного выхода поступает на Один из входов злемента ЗИ 14, запрещая Обнуле 1 Оние счетчика 23 после окончания таймерного импульса, и на второй входэлемента 2 И 25, запрещая дальнейшеепереключение счетчика 2 Э по счетному входу, причем по состоянию выходов счетчика 23 легко идентифициро 45вать причину срабатывания 1 К-триггера 22, а значит, и возможную причинунарушения протокола,В случае, когда магистраль 5 освобождается эадатчиком, а другой задатчик не претендует на ее захват, переключение 1 К-триггера 22 блокируетсясигналои с второго выхода дешифратора 11, а счетчик 23 обнуляется, какпри нормальной работе. В случае перничного захвата магистрали 5 импульсв,влементе ИСКЛОЧЛЮЯЕ ИЛИ 20 не формируется, а отрицательньй перепад насче 1 нсм входе ,ч к эынает 1 а него нни ясан .к; три е"в 21, 22 и счет"- а исходно".: . стояние м жт. нн. пит. ся е:ез элемент 2 ИИ 1 Рльо сигнаром систеНОГО сбРоса1 Т е: магно р .л. либо сиги, зг,-ан:, о г.:,мр Я .сб . ЮРЬ с лок р.:г .оймагистрали 7,11 РИ сРабатьнеззеР :Ого либо итрнггероя 21 ил; 22 рда 5 яини В ава"РийОтой СМЕНЫ ЗаДатЧНпа ЧЕРЕр ЭЛЕмент 2 1 ПН 16 устананлпнаетг активный сигпан, а н Одновибра;О-,31 Фврмиру тся н:Я,льс запросз пр . вания111".г,с. упающпй по;,окзльн й магистрали 7 н глагш,й процес эр 1,Свойства регистрацииредыдущиккоммуникационных преобразований в системе, т.е. запоминания с., стемных циклон смены задатчпка в блоке защиты 6,обеспеч:. . тся элементом " И 26, счетчиком 4, эгементом задержки 9 ибл ком, ухнхадоной памя и 32, Нает ын н,;од счетчика 24 поступаютперез элем.:. т 2 И 26 импульс с выхода элем та 2 И 25, Отличающие этапысмец 1 задатчика н, системе, Двоичныйкт д на выходах счетчика 24 являе. яадресзм яченкз н бпоке днухвходовойпамЯти 3 р н которую данном циклезаписи,. етсп ,н 11 орациа о состонн илип р запрося няеисрапи ВВой 8-ВоЕе 7линий яя осе.ения Посгула. ВРВр55 Р 1 с 7 рнь управления общими ресурсами. 1 оскольку счетчик 24 работает;о ко,.1 ьценому принципу, то в блокепамя -и 32 всегда содержится информация О шестнадцати предыдущих циклах.".л .Мент задержки 29 необходим для уверенной записи информации. Особенностью блока памяти 32 является двухсто-,ронний доступ, причем со стороны ма"гистрали 5 он имеет шестнадцать информационных нходон, а со стороны локалькой магистрали 7 - восемь, черезкоторые может быть считана полностьювся информацияр записанная по шестнадцатиразрядной группе информационных входов. Пример органиэации такогоблока памяти на основе микросхемКР 180211 Р 1 приведен на Фиг, 12Доступ к информации блока заЩитИ 6по локальной магистрали 7 осуществля"етя главным процессором 1 системы врежиме обращения к устройствам вводавывода при помощи селектора 35 по шине адреса и коммутатора ЗЗ с шиннымфО)МИрОВЯТЕЛЕМ ЗА ПО тая)1 Е ДЯИБЬ)КЭЛ,.-. Б(ОД ЯХ 1,:-21 Е 111 Я 22 Е 47. 23 титт (.12 тттт;:1 Иент 2 И 27 и Ялемеит ЯЯ 11 е,ттт,и .)О нотр ИС) тт, 1 П 1(УДИТЕ 1, 1 т)Е и 1 21 ЕНЕ ИтЕ НИРУК)т (ИГИЯЛ КБ("т 12 РО" ттт т С т т) у 1( 1" ) то Ьт 1 2 ЬИ О т) И т Е т ОБ И Я Б Я р 22 22 Н Я ЛБЛОК уПрЯБЛЕ 11 Ит 2 СИС)Е)титтаИ раеур " 1(ОтПтрЕК 11 ИЛ ПРОТО(ОЛЯ ДОСТ)тПЯ К ИЯГИСТ" СЯ 1 И , Баба ПБЕТ СЛЕДТЮ 2 ПИЬ 1 О 50 ЯЯОЬ 1, - рЯЛИ )С 11 Г)РЯЬт ИЯ т(ИццИ 3 ЗЯПОЕЬ)ЯЕТСигнял 22 запрося ня доступ к ресур- Я Р Е 1 ПЕ И 12 Е тО " 1 тт П Я т Я Ьт Я т (1 И 1 ) и 11Д., Я.т ИЯГИСТРЯЛИ 5 ОТ 1)РО 1:ЕтЭСО 1)ОБ С)1 С- ,.;2 ттт)т 1 Ец 111 тм ( ЛИИХРИ Б Я 1 ф-БР 22 тц И тИ. - тЕ .(Ь 1 ттОГ тт 1 Я)т)т 1(Я Бтт 1,1 ртЬ" Т 7)т) )Ет(Т 212111 УСТЬЯ ЯБЛИБЯЕТ с.:,ТИББЬБР УРО" Б ПРОСО Ь т ГДЕ (1)И 1(СИрттСТ С Г П)(т ттО ИО 122,;1 т, 1) Е)1 Е ИЯ Л ИИ)тИ р Я 31) Е(ПЕ 1 т И Б ДО Тттт ЯГИ)пя СИСТЕРРИО 11 С 1111)(Бтзя 11",11 1 т 2 Ь 1)тЯ тт К ".О 2 От)Отт ттолт(т 2 ттт 1 Е 11 Г)тяа"1111 т СР ГИЯЛЫ ЗЯПРОСЯ С БЦКОДЯ Рт:ТИСУ(та 38 )ОД;С(оС 1 т 1 ЕИт 1 ЭЕ ; УЦЕ 1; ОЯПРО И РЕ) б 2 О;" ;па,(трт тои,т(11 тт т)ОС РП ГтТ :.,ОБ ИЯ Б.;,ОДЕ т)ЕГИСТГЯ,)( т .1 СТЕ 2 Я ПЕ" и БКОДЬ 1 ДатттИфР .т (тт;.т2 11 Я Бт". кто ОБХОДИТ Б Р 2 ОИОПОтПУ 11 Ь)й РЕ)12)121 ГЛЯБНОР ЬБ;)ЦЫ Б)т; Ь(Е)гтО 1:,)2 т) тт)1)К Я 111(тзет".Б 1 Г, 11)О ЦЕ ССОБС 1 1 т 1 т РИт 1 Е 1 т 11 РОРтЕССОР 2 , РЯ-БЬБ;ОДОБ т)эг.тетра .Э, 11:(С(тОГЯЗИЛРИ ПЕрсд Зтцк СОбЫТИЕИ 11 Я ИЯК, КОТОРЫЙ ПОЯБОХ)БЕТ ПРИ ИЕОб)(т)тДЬ 1212)С Г)1 СТРЯЛИ 5 т ОСВОбОл(ДЯЕ; ЕЕ, ОСта)тЬ-Т " 1) ЯРттъЕТИттт Ртт)О)От(п р -1 И(т Г.Х т(тттт )11 тт;2. тЬтсъ цт)1 тю(С(тъЫ ) 1" т 2 Е 2 О т у, ЯттаЯТИТЗ ПРО-ОБ От ПРОЦЕССОРОН ИЯ ВХОД)А ттс- )1 агттс;тт;.,-,.Ь т) Иэ-БЯ (тт,;,.,тт;ТН( Б,Ит ттЯРЯ)Р 11 ТОРЯ 46, ".ЯПИСЬ ИИФОРЬ(ЯД)Бт 1 Б Р.-. 112 Щт Я 1 ЛЯБИЬ 1 И Пт)Г)тЕГ ОГ 3 п(тпттттттттХи.тр 7 ПрОИБВОДИТСЛ ГЛЯБИЬ)И Про" " МЯГИСтрЯЛ)т .) ИЕ ПО ПДОТОКОП; ДОСТу;1 Я,ССОРОМ 1 Б РЕ)КИМЯ ОбРЯ)ПЕИЦИт К УС(" и ПОт ПЕРЕНОтчт ЦститЫ В .тт оттт1)ЕГОЙСТБЯИ ББОДЯ ВЫВОДЯ ПО 1 ПИИЕ ДЯ 1111 Ь 1( тОр(1 Ьтй Бтр 1 т(тт 1 Т СО Г" Е "тИ БГрт ЯТГтМИ.Йстемиой магистрали 5 при поьтоп 1 и 1 т)О. ЦЕДСТ ВИЯМИ.ЯЛ 1 1 ИРИ(1 1 О 1,( "бОркой р т,трт,уи; т;т)тцоГ:;:Эц;:С" (т 1)Я 1 К ИНт игтря )7 1 т птинй ятт 5 тс 4. тттт)РБ се)тек" .Ьт)т)ьтяп 1 и о )2)тутрд)т)те 2(и ояц)ти от)оОр 36 и эх 1 БР)еь(т ЗИ (2(., БешиФ)т)яторт -"1) 1(я 11 тозттт 12111 Б 6 Хтс;птесгх.)2 яетя Б реОстрОЕИ ИЯ О БОБЕ БЬ 1 Г 10111 т 12 ЯЩЕГ уСТ- лт)24 Е От)Б 1)ПЕ(И)1 К у 4.Т (тоБЯ 23, ВВОДЯ"О)2 СТБ Я .", СОД т)йь 11 т ТЯЭПИК.,", П БИО БИТ :3 ЬЯ О)1 Я 21 О П 21)1 0 Ц Я)ти 1 ЬК 21 й Г.(С ТрЯЛ 1)ОБ 11 рОЦЕССОДОБ, 11 т)1 ИРГГт)т 1) Б тСИСТЕ 11 Е" тттца)тОЬ, 101,Г т тЬфт)КОфу 11 гт РПтхлр ЯпЛИИИИ Я ИЯ ОттИИ ИЯ .Б)т(О )ОБ РЕ Г)тСТ РЕ( Я Пртт Х,О 2 тОРПИ С С)1 Р КТО); и ) 2 т, ОЛГИЕИ"а .",8 Зосттт т 1 ЯРТ СИГИ(ттт БЯ)дт)тетЯ СМЕНЫ 1 Я 1 тт ",(т, ДЕр",(ЯТС,ПЕЙ 1111 фО 2)1)ации аЯ Ят)ЗИКЯ С ОХОка 3 ЯП)И 1)т) тт ПОЦСИСТЕИЫ .тНУТ т) Е 1(11 Е 21 СОС 1 От(11 Итт 21 ат Е 2 Стт , отттРт "ПОЯВЛЕНИЯ ОбШ)12111 "ЕС(т)С 1 Б - КОТОРЫф 1 ГЯтОР 41 И 21 Е 2 ОЦИй ОР ЯРРИЗЯЦ)1 ттт, :ДНЯБлтт)т 1 С(т (22 т тт;.Л.,;ОЦ 1 Я",Р: В;тот О т(ОИт ЦО- Бт)(ЬЬттт)аат)т(111,Ы)1 т(;2 ЯЯЛ,":. ЦЯ Отт)1111 Боот2 ПБ, Это 1; с итьт Я.,)атт етттае. и т) О кЩ 1 е)11 е 1 2 й,тттт) Я-., ) т 1 Д 11 ть 1,",1 11 р)тт 1 етт и тчт 1б 2) д с 2 те)тттр тт(ЧИЯ)1;7 2( 121 О)(Ет" Сот) Пот 1)Е.тР "-" )лт(ттор- СттПН)тП)ИХ 8 ПЕВИ)Рт С",.Е)ПЬ 1 БЯБЯ 11)т(а НЯ ИЯР 1)т)Э О П)ттсуТГТНу 12)ПИХ ЯЯГрОСЯХ Я ИЯГРт 1 стрЯЛИ .) И И( О фХОтИ)1 т; тт) тт Ь 1К)1 К):)Е -" пои Обдяхпечии к кянялу Ъ - ) БеачльИИН СЬОЕБ СИСТЕР 1 Ы БО арами)ГРПЕр(ттЯ 1 ТГГ Приорт 11 ТЕТИОЙ Об)абОТК 11 ЯЯПБОСОБтИЯГИСТ)ЯПИ 5 е " ДЕт 1 ЛфратОДОИ Ат) 5 ЦИЬ 1)1 Ы 11 6 О)21 т)ротЗЯ -ПОсле Рриоритртиой От":Б".т)0 тки по тель 43 ЯБраетГ(Р т)ътЪерт"ым "тт 2(еит(тиСтуИИБШИК Б Япр О СО Ц Б,т)ЕП 1 ИВ) Б, 1 ОрУ (2 1) ,ТРЕРРЯ СОСТОЯИИБИИР Я .=.ЛЕНЕ)1 т ЯЯДЕР:тиа однои ИБ егО ВыхОЦОВ поянлиетси 1,И 4 2 форИРтруе Т с и Г)1 ЯЛ КБИ 1 ирОВ Яттиа ОактиБиый сигиап кот ОРБРИ ттеБеа Оди: Гак)1 и ОбРЯБОЫ пт;и 1 ат)иттттьт Ят,:-(Отт(1).Иа БЬГ(ОДНЫХ Б ЕИЕИТЕБ т,т 15 О 6 ЛОКЯ ЯХ(а-ТИБЦОГО 11 Р)тЯЦЯКЯ ОТКЯНЯ 1)ЛОКЯ тит)ЯЦ- ИЕНТОБ 2 И 4.) РИ 6 О ЛЕЬЕт)т 6, 112)т В ) .т 2 Еттттй т( ГХРЯБ)тЬ 1 й П)тт 1 тСОр 1 ттО)(тт т 1 тро:- ИоступаЕТ ПО ОДНОЙ Га Ютт 11(11 т)ЯБ,ЕПХЗ" ЯИЯ ЬРИЗ ИООБ ЯТН С 7 РтттктчтР У Гт Р),С Утс ТБт)т)Иця дОСТупя Ц (т 1 ц )1 ЕИ 2 трррр т)р 11 ортт. 21)( БЯПРОтОБ 11 ЦР тт 21 Ьтт)Стз тР 1 ОтБИТатщай Иа ДЯИИЫй ИОИЕИт ХРРОРРБССОР татцой ИХ ОбРабОтки Х)Е 2 П(1 ФРЯТОРОМ 46.СИСТЕИЫ, "11У;- ОЦ(тря 1 т) т 1" татя ИИ(, Хря 1 у11 ри Об 11 ару)ктйЯии б)цокотт ащи(1, БХОПБПХИЕ Б СОГТЯБ КЯЖР)ОГО 1-:РОЦЕССОРЯКакогоффли 5 О аъСОЦ 11 ЯТ 11 Ет)Щ 1 О 1)т)иаиа.- СИСТЕМЫ И ЯБЛЧтттЩИЕСБ22)ттНК 11 У(тЛР)ПРти 12 тт 11Ка ИЯРУРПЕИИБ Б фУИКРХИОНИРБЯНИЙ 11 ОДт Б)МР(ет)РтМИ ПОДСИСТЕ ИЬ 1 Утттт)ЛЕНИ)т РЕ"СИСТЕРБт 1 улраБЛЕНИЯ ОбРПИИИ ресурсат" И СуреЯ)И)1, работактт СЛЕт)у)ЩИИ Обт)ЯЗОИ.Иа ЛИ 1 ЙИ 8 ЯБЯРИ)ЪИОй СИЕНЫ БЯ)Латт 11)КЯ 5 Дт)И ИЕОттКОДИИОСТИ ДОГТУПЯ К РЕСУРустаИЯБЛИБЯЕТСЛ ЯКТ 111 БНЬттт СИГИЯ 11 1 О- тЯИ ГИСТЕМ 11 ОЙ ИЯ 1 ИСтБЯЛИ 5 НрОиЕ(Сот)СтуИЯИЙИИ Б бЛОК уттраБХ 1 т)11 итт тт ИЯ - 1 О" Б КЯКДОИ ЦИКЛЕ фооиируат Б 11 утрЕНИИИрце Бмоди элементов 251, бх 1 ока 45 и СЫГ 11 ЯХ 1 ЗаПРОСа ИУО)И, КОТОРРтт)1 ИОСТУ 1522227 1411 д 11 Р.рть 11 нхат б 51 окд 11 г,ГтГ)Ге -Ня 49, т ге.11 тхраттизттртуется с 1 стемцьтт"т Г. Нтнатам ВГ 1 1 и в Биде ситьтяыдВКЕЯ 1, цастуцяет цд первый вход элемента 2 И эО, С Быхотз этого элемента сиг -нд 1 здтроса рацессарз ВРГО, па шинеуцрзппеця ресурсами маги трали 5 остъпдет нд гтхц блока управления 4,тетар.:я" после 1 етаритетной обработкиактивизирует 5.ты,е разрешенят дастуттд ВГ 1,И дгннаг Г процессора, одцавремецна: Гимая и .Нгнал ВР 11 1. мецеепр,: итетнага Оессоря, Сигнал ВРГ 1 Г 1па "тГГзет 1. второй вход блох з под.151 пГтеттп49 БГе Обьециняясь с сигндВР 1:;т го Бит к вклкГчен.ю блок 49,ЯК .ГОЬГГ; .: - ;. Д:.Дущ 1; ПРОГ.Ссар ОСВО;атьт г 11 тию зяцятостмагистрали В 1:БУ,се 51 дт с к,;тт;.Ой поступает на третийО. ход бтсткя потклточения 49 посттеднетустановит внутрт:нццй сигкал занятостимагистрали 5 В В;БУ 1., па т; тающий через элемент 2 И 51 нз линио занятостимагистрйли 5 В В 1 БУ, С этОГО моментапроцессор становится зядятчикам магистралц 5. Одновременно цз гретьемядходе блока подключения 49 устаЯвлинется активный сигнал РЕЕГ который включает буяерне элементы нра 3 Пцессара, пацклочдя его внутрен ю магистраль к системной . -.гистрагш 5.Если блок управлекия 4 снимет сигналВ 11 Фта как-только процессор в данком цикле снимает сигнал ВЖ 01 И,блок пацклОчснитт Явтаматически сети -1мет сигналы В 1 БУ 1. и Е 11 Г, соответственно освободив п ию ВЭБУ магист али 5 и отк 5 точттв процессор от магистралиРегистр 52 обеспечивает возмож- - Оность блокировки устройства 10 захвата магистрали внешним задатчиком,причем первый выход регистра 52 позволяет заблокировать сигнал ВВЕО, второй - сигнал БОБУ, третий - сигналВБР.Регистр 53 обеспечивает возможность котТрал 1 состояния устройства 10 захвата внешним задатчиком, Доступ к регистрам 52 и 53 осуществпяется па магистрали 5 через селектор 54.Таким ооразом, если по ассоциативному признаку, установленному блокомзащиты 6, главный процессор 1 идентифицирует отка устроетствд 10 захватамагистрали какого-либо процессорасистемы, та он имеет возможность приту 1 те;1,110т; Гть;Г 1 тть это 1 црпесе.р иет т 1 Г: т р еттттт эГ и 1 д 1 ь ттцторта цц(то состаяцц 10 устройства 1 О зяхяятдм 1 цстрд 511 11 ттр)зндьГтзровать цтцчиГ Ъ О Т К т 3 ЯГьГ р и у л Я и д о б р е т е н и я11 у,ть тттттрттессорцетя вычислительяя система, сагерж,ьттдтт г 5 Явтнтй процессор, 11 испслццтел ных процессоров и з;цц мцнзкчхее устройстяс, причем первый ход-выход Адрес (.Г;:Гн ые,т управления главногс праце сора гтадключеГГ рез сцстемн о мдгистрял, Общая1 я к адт 0 ттеныет Бхоцет,т - выхадя 1 чд,- дага из И испалццтеьть ых прог и здпоминзющего устр Гствя, Ч Д Ю Щ Д Я С Я ТЕ; ТО потыетьття цддежттас пт сцт е"ьт,., сче Орг;тциздпитт с.Гегттттего ка, Тралы еыпалиеция системных Операи 1, запоминания предыстории использования Г.-".х ресурсов сстаю ца тессырова:аг число системных циклов и дягьцейшей ее обработки дпя Быбард Отьтттиальцой стра" тегии паГеленя сстемы после сбо. вц отказов, в цде втедеттГлок управления ООЩтмп тесУэсзмт и бла 1. ЯЩиты,ГГ ГГ Г ЧЕ т Б О, ГГ,ОЛ",Г ЕС (ДтЕ управления тлдвцого процессора цадтслоте 1 к адцоимецетому, вхацу - выходу блока заццты, выкал двзрцйцай сме:гыздддтчцкд ко гораго подключен одноименному входу блока управления аГ"ГГ- ми ресурсами, ход запрета сте 11. задятчикд котс. рого подключен к одноьтметттаГу ЯХОДГ блока защиты, .ХОД . Г рес (ддтт тете,т" упра пенья которого терез с ." емнуто мдгиетраль подключен к одноименным выходам главнага процессора,. Ходам 11 исполнитель".ых пр ЦЕСС РОВ ВЫХОД.=М ЗаламикаЮЩЕБС У-тройствз, вход-ттыход "Адрес (дяцыые) " управления блока управления общими ресурсами через системную магистраль подкт;ючец к с:цнацмецным .входам-выходам глагцога процессора, входам-вьтха." да:; г 1 етспал 1 ттетььт.тх процессоров. входае выходам зяпаминаощега устройстваи входам блоха Ящты, црц этом блок защиты содержит деоратор, Формирователь сигналов, первый и второй элементы ЗИ, с первого па пятый элементы 2 ИЛИ, элемент ИСКЛ 10 ЧАЮЕВВ ИЛИ, КБ-триггер, 1 К-трттггер, первый и второй стетчики, с первого па третий элементы 2 И, с первого па третий эле 1522227И 1 НТЫ ЗНДЕрЖКИ ОДЧОЗйбра "с 5) ГПОК Д 1 ухнходовОЙ памяти, камму 1 атор, ш 11 н- я 1 Й Формирователь и сепек:сэр прйц 1 е 11 всоды 1 ешифааторас перньй:-;1,ог церногф эдемамита 1 И проФ 4 Б 1,э 1 НОБгоЭр МЕНТ а ЭН 111 Я И Г;Эу 1 П а;фэ 1-15 а 11 йг 1 Н Бу, 11 В ОДЕЕВ блОка ДнухВКОДОБОЙ памяти аб" Р ЗУ 10 с БХОД 111 Р С ДаяяЫО 1 ПРБЛ,ЮФЯ 1 Я блОка зашиты первый Бьп 1 оп 11 еш 11 с" э тОра соединен с первым вха том нта "за" Г элемчтаИЛБ 5 Бь"1 ОД Гат "10 1- к Б;1 е 1: к Ц:Бход 1 711.1 1-,- . ": Оо"5 де" яф 1 эг 1 а , с дъъ 1 1.; )р :",:,ОМ ПЕраас О ЗЛЕМЕИТБ 3, И ПЕННЫМ1;Дом третьего элемента 2 И 111 И Быхо. ",и .рого падклк 11 ей к И-входу 11," три 1Р Рз Бььхад перво О 1 лемента,.И с аедй 1 Е 1 С БТОРЬ 1 М ВХОДОМ ВТОРОГО ЗЛЕМСЯ ,"И:,1 : . БььхОДь 1 Д 4 шифРас ОРа с ТРетье со шестОЙ сОеДинены с пеРБОГО ПО 4 е 7ерть 51 ВхОдами 1110 рмиранател 51 сйгиалОБрямОЙ Выход кОтарога пОдклшчея к ск 11"ронходу .ЬК-триггера й являстси ныко"ам запрета смены задатчика блока за11 ты инверсный ныхОД формирователяйгналов падклк 5 чен к третьему входуерваГО элемента .И 1 эерваму БКОДуторого элемента ЗИ я входу первого элемента задержки Выход катОДОГО ;О- едйнен с вторым Входом Второго зле -, мента ЗИ. Вьькад которога подкльэчея , йерно;1 у Входу че Беэтого з 1 ееч а ,2 ИЛИ, выход коГарага саедйяея с 5 ,,.- -, : ,; дом установки нуля первого счетчика, С Е ГНЬ 15 НеОД КОТОРО Г., П ,ссЭ ЛКЕИ -,-;ъ. 1 с ходу первого злемене,;,11 и первому нхОДу Б тараГО злемента 2 И, иь 10 рмсЩБ анный Выход парного разряда перцага СЧЕТЧИКа ПОДКЛШЧЕН К ПЕРВОМУ Бзс 1 Ь с элемента ИСКП 15 ЙВЩЕЕ ИЛЯ, к Я,-триггера и первому входу 11.л.: ГруппЫ ВХОДОВ КОММуГатасе ИИД:Эссционяый Выход второго разряда .-.,ГО счетчика падкльзчеи к 1-зхоцу .1 71 эи 1 гера и Второму вхору т 7 е 11 э"5 гнч "пы входов коммутатора, выход элемента ИСК 333 ЧА 1 ОЩЕЕ И 51 И соединен с первымВходом первого элемента 2 И, првмыеВыходы ьБ-трйГгера и ХЕ-триггера со-. единены соответственно с первым к нтаОрым вхОдами пятОГО элемента 2 ийи Вы".хОд кОтарОГО сОедйнен с вхОдам О,:111 О Бибратора, вторым Входом Второго элемента 2 И, шестым ВКОДОМ первой груп" ны входов коммутатора и являетсн выходам аВарийнОЙ смены задатчика бла =ка эащитьь инверсный ньн 1 од РЬ-тригге-. ра подк 51 чей к трет 1 ему нхо у пе 5 най группы Бхорон лммутаторз, а яянерсзый Выход .Ь. т".Иггера п(эдклк)чйн к четвертому Зхаду первой Группы ВхОдОВ коммутатора, третьему Входу второго элемента 3 и и нтороьг; Входу пеового зле 1 чеята 2 И.выход пер 1 эого элемента :,ИЛИ соединен с входом установки нуля РЯ-триггера и второго счетчика Вторыми Входами третъе 1 О и чстнеатаГО элементов 2 ЯЛ 11,. Б 1 Б 1 ОД Бторосо элемента 2 И падклачен к входу Бтарагэ зле,1 снта ЗаЦЕР 5 К 1 И СЕ Ч 1 О 11 У ВХОДУ щта рагс счетчика, ияорма 1111 оняые ныходь 1 .;Огарага соединены с входами адреса первой группы блока днухнхсдовай памяти и ИИФормацион 11 ь 1 мя Входами нтарай 1"руппы коммутатора, Нынад Бгора 1.О элемента задержки соеди 11 ея с Входам записи блока Днухнхадовай памяти вха ды адреса Бтарай группь 1 и первый и второй входы Выб 1 рки которнй соединеы с перваГО по шестой ныхадамй се лектора соответственно, серъмой. вась" май, девятый Выходы которого соединены соответственно с первым входом тре" тъегО злемеята 2 И 5 с Входом выбора Каяал д Ч ВХОДОМ Наф 7 БЕБ 1 ЕРИЯ Кармтато- рас Выходы которого паразрядна соедн" пены 1 пц мациан 11 ым 1 с Б 11 хадами бло" ка днухнхаданай "память, и рхоцамй шнн- НОГО ЙОР 1"11 РНБТЯЛЯ ВХОД РаЗРЕШЕНИЯ котарага. Соединен сныхада 11 71 эетъега э 5 еь-яа задержки ньгхОд Одяанйбрата ра является Выходам запроса прерывания блока заш 1 ты Второй ъхсд,первого2 ИЛИ является Входам программнОга сброса блока ЗНЦь 1 ты, ВььхОДЫ 51 ия 11 ОГО ща 1 эми 1 эавателя янля 1 Отся вьп 1 ода" ;-"я 51 с 151 ЬБС бЛОКа ЗБШИТЫ, ВЫХОД трЕГ 1,1 го:-.111:.Пта заде 1:жьы является выходам, кн,"тйранаяйя эбьеди 11 енные Бта БОЙ Бхадр 51 ЪЕГО:,151 МЕНТа,И И ВХОД чтения 1. ";:1 днухнхо 1 онай памяти яВ л 111 ртся входом чтения блока заШиты, Вхадь 1 селектОна являются адреснь 1 ми чходами блОка зац 11 ты а блок управле нйя Обп 1 иыи ресурсами садер;кит селек" тар, первый и второй регистры, элемент 2 И, элемент ЗИ, коммутатор, элемент задержки, шинный Формирователь, первый и второй блоки элементов 2 И, дешиФратар, элемент НЕ и элемент 2 ИЛИ, причем Группа нходан селектОра явля ется входами адреса блока управления абЩимй РесУРсамис, пеРный ВыхоД селек тара подключен к первому входу элемента 2 И, Второй выход которого подкл 1 эчен к первому входу элемента ЗИ, У 1522227второй и третий входы которого являются соответственно входом нуленога разряда адреса и входом записи блока управления общими ресурсамин выход элемента 3 Л соединен с синхровходомт5 первого регистра, группа информационных входов которого является входом данных блока управления общими ресурсами, а вход установки нуля являет- о ся входом сброса блока управления общими ресурсами выходы первого регистра поразрядно подключены к первым входам первого блока элементов 2 И, вторые входы которого поразрядно соединены с выходами второго регистра, группа информационных входов которого является входом сигналов запроса доступа блока управления общими ренурсами 1 сиихронход второго регист П ра является входом синхронизации блока управления общими ресурсами, вход запрета записи второго регистра янляется входом запрета смены задатчика блока управления общими ресурсами, 25 выходы первого блока элементов 2 И поразрядно соединены с входами первой группы коммутатора и входами дещиФ- ратора. с первого по седьмой выходы которого подключены пораз".,ядно к пернмм входам нтсоого блока клементов 2 И, восьмой выход дещифратара подключен к первому входу элемента 2 ИЛИ,1нсе выходы дещираторв поразрядно под. ключекь 1 к входам второй группы коммутатора, вход ныбора канала которого является входам нулевого разряда ад реса блока управления общими ресурсами, ныходь 1 коммутатора поразрядно подключены к информационным входам шии. ного формирователя, вход разрешения которого соединен с входом элемента задержки и выходом элемента 2 И, первый вход которого является входом чтения блока управления общими ресурса" ми, выход элемента задержки является выходом квитиронания блока управления общими ресурсами, выходы шинного формирователя янляютсй выходами дан" ных блока управления общими ресурсами, выходы второго блока элементов 2 И и элемента 2 ИЛИ являются выходами разрешения доступа блока правления общими ресурсами, вторые входы второго блока элементов 2 И и вход элемента НЕ соединены между собой и НЭ- ляются входами аварийной смены эадатчика блока управления общими ресурсами, выход элемента НЕ подключен к второму входу элемента 2 ИЛИе