Вычислительная система

. ЕОЮЗВ 8Ф "Ж,";3. 1:;МИ 1 Е а 5 1 О ГЕКб ПИСАНИЕ ИЗОБРЕТЕНИЯ Слепов, В. А. Чер йоров С. А и Новиые комплексы сисргоатомиздат, 1987,ловко А. М. Вычис М.: Советское ра ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТ(54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА (57) Изобретение от нос итс я к вычислительной технике и может быть использовано при построении многомашинных и многопроцессорных вычислительных систем. Цель изобретения - упрощение организации вычислительного процесса отладки математического обеспечения. Цель достигается тем, что вычислительная система содержит гп вычислительных устройств 1, гп локальных оперативных запоминающих устройств 2, системное оперативное запоминающее устройство 5, устройство 6 модификации, арбитр 7, элемент И 8, гп элементов ИЛИ 9, группу из гп элементов И 1 О. 1 з.п. ф-лы, 3 ил.Изобретение относится к вычислительной технике и может быть использовано при построении многомашинных и многопроцессорных магистральных вычислительных систем.Цель изобретения - упрощение организации вычислительного процесса и отладки математического обеспечения.На фиг. 1 представлена схема вычислительной системы; на фиг. 2 - схема устройства модификации; на фиг. 3 - схема блока управления устройства модификации.Вычислительная система содержит гп вычислительных устройств 1, гп локальных оперативных запоминающих устройств 2, магистраль 3 адреса-данных, магистраль 4 управления, системное оперативное запоминающее устройство 5, устройство 6 модификации, арбитр 7 магистрали, элемент И 8, элементы ИЛИ 9, элементы И 10 группы, оперативное запоминающее устройство 11, информационный вход-выход 12 вычислитепьной системы, вход 13 признака прерывания вычислительной системы.Устройство 6 модификации содержит блок 14 передачи данных, регистр 15 адреса, блок 16 постоянной памяти, дешифратор 17, блок 18 управления, вход 19 запуска блока управления, выходы с первого по восьмой 20 27 блока управления, регистр 28 числа, мультиплексор 29, элементы И 30 группы, сумматор 31.Ьлок 18 управления содержит три гер 32 ключа (ТгКл), триггер 33 запуска (ТгЗап) первый элемент И 34, первый элемент ИЛИ 35, с первого по четвертый элементы И - НЕ 36 - 39, второй элемент И 40, с пятого по десятый элементы И - НЕ 41 - 46, триггер 47 управления (ТгУпр), сдвиговый регистр 48, одиннадцатый элемент И - НЕ 49, генератор 50 тактовых импульсов, вход 51 логической единицы, входы 52 логического нуля, второй элемент ИЛИ 53, триггер 54 чтения-записи (Тг %х ), триггер 55 выборки кристалла (ТгС 8), первый триггер 56 разрешения (ТгЕ 21), второй триггер 57 разрешения (ТгЕ/2), триггер 58 ответа (ТгОтв).Вычислительная система работает следующим образом.После включения питания производится обнуление всех оперативных запоминающих устройств системы, контроль вычислительных устройств 1. Затем по сигналу прерывания с входа 13 инициируется решение задач в вычислительных устройствах 1 (ЦВМ), которые начинают обращаться к оперативному запоминающему устройству 11 (ОЗУ), послав запрос и получив разрешение на захват магистрали от арбитра 7. Одна из ЦВМ 1, захватывающая магистраль, считывает признак головной ЦВМ 1 из ОЗУ 11, если он есть, становится головной и проводит модификацию этого признака за этот же цикл обмена. Далее она обращается к системному оперативному запоминающему устройству (ОЗУ 5) для анализа состо 5 10 15 20 25 30 35 40 45 50 55 яния внешней среды, в зависимости от которого формирует заявки на решение задач и заносит их в ОЗУ 11. ЦВМ 1, обратившись к ОЗУ 11 и выяснив, что она не является головной, обращается к ячейке заявок, выбирает заявку и модифицирует ячейку. Следующая из ЦВМ 1, обратившись к той же ячейке заявок ОЗУ 11, не получит той же информации и начнет решать следующую по приоритету задачу и т. д. Так обеспечивается динамическая балансировка распределения задач между ЦВМ 1,Системную информацию все ЦВМ 1 получают от системного ОЗУ 5, связанного с внешними устройствами вычислительной системы через информационный вход-выход 12. Для хранения текущей оперативной информации в ЦВМ 1 имеются внутренние ОЗУ. Для хранения копируемой информации используются локальные ОЗУ 2.Запись информации 1-й ЦВМ 1 в 1-е локальное ОЗУ 2 производится через внешнюю магистраль. При этом все локальные ОЗУ 2 имеют одинаковый ключевой адрес, поэтому информация от любой ЦВМ 1 записывается во все локальные ОЗУ 2, таким образом во все локальные ОЗУ 2 информация копируется. При этом информация в одну из ЦВМ 1, производящую запись, поступит только после совпадения ответов от всех локальных ОЗУ 2 на элементы И 8. Затем она, пройдя через соответствующий элемент ИЛИ 9 и простробировавшись на соответствующем элементе И 10 сигналом Обмен, поступает в соответствующую ЦВМ 1. Этим обеспечивается готовность любой из ЦВМ 1 выполнять любую задачу. Устройство 6 модификации совместно с ОЗУ 11 функционирует следующим образом. По магистрали 3 адреса-данных на первый информационный вход-выход блока 14 поступает адрес. Младшие разряды адреса с его второго информационного входа-выхода поступают на регистр 5 адреса, где фиксируются передним фронтом сигнала Обмен, поступающим из магистрали 4. Старшие клю. чевые разряды адреса расшифровываются дешифратором 17 и устанавливают триггер 33 блока 18 управления по сигналу Обмен. После привязки сигнала запуска на триггере 47 к частоте генератора 50 за. пускается сдвиговый регистр 48. Одновременно устанавливается триггер 32, разрешая прохождение сигналов Ввод или Вывод череэлементы И 34 и 40 для формирования сигналов управления.В режиме Вывод информации из ЦВМ 1 на триггере 54 формируется импульс, который обеспечивает запись информации в ОЗУ 11. На триггере 55 формируется импульс, обеспечивающий срабатывание ОЗУ1. В ОЗУ 11 производится запись входных данных, поступаюгцих,. устройства 6 модификации.В режиме Ввод формации из ЦВМсигнал выборки кристалла вырабатывается дважды. Первый раз с выс оким у ровел (уровнем чтения) сигз,га зари ь.чтение, второй рдз - с низким уровнем этого сигнала (уровнем записи). Информация из ОЗУ 11 записывзезся и хранится до конца обмена в регистре 28 числа и с него выдается на блок 14 Затем она с выхода сумматора 3 через мультиплексор 29 переписьпается в ОЗУ 1. В зависимости от разряда адреса блока 6 постоянной памяти имеется возможность модифицировать инфорлдцию слелукшим образом.Б случае, когда информация не модифицируется, на информационные входы второй группы сумматора 3 выдается нъггевая информация, а на первые входы этементов И 30полная единичдя информдция Нд выходе сумматора 3 будет ггрисутствовать код регистра 28 цисца. Молификдцгп иВ случае арифметичес кой мс.1 ифцкзции нз первые входы элеметов И 30 вь.сдется полная единичная информация, дипфор. мационных водах первой группы с)ммзгпра 31 присутствует информация, сцит;иная в регистр 28 числа. На информациопныс нхо;1 ы второй группы сумматоров 31 вылсгся константа в прямом чли дополнительном кле. На выходе сулматсрз 3 будет мфинровдыи кол, кт рый и перспипегся чег) з му,гь; иплексор 2) в ОЗУ.В с зхце,гоги цеской холфгкд ции из блока 6 постоянной памяти д ипформдционые вхолы второй группы сумм;горд 3 вылзется нулевдя инфорх 1 г(ия,; ггд вторые ВхОДы эментов И 3) вь цгк) я .:1 Ип цг в нужных разрядах. Нд выходе сухгм;торс 31 поии гс я кол, яв.я)гцгйся рс зхсзьтсгтсх по. разрядого лсп ицеского умножения со,сер)кимого регистра 25 на константу. )тот код персписывается в ОЗУ 1.(.читывдние и молификация с хгп с"гв.гяе 1- ся за один цикл ооменд, и тд нерация не может быть ничем разлелепд (прервдд). Гдким образом, иформация во вссх,нкдль ных Г)ЗУ 2 ког)груегся, что позволяет,гкбой ЦВ 1решить любую задачу симы без специальой подготовки, Г)Г)есг)сцгвдется линзмическая бдлдпсировкд распрелелешя зрзч за счст размен ния заявок а зада:и и ОЗУ 11, из кс)торых может быть ггрои ве.1 ено считывание информации и ее м)лификдция зд олин цикл.Фо)у,а п:оретснгс,г1 ыцислитеггь)1 зя систсча, содержаИдя гт вычислительных устройств, и локальных оперативных запоминак)щих устройств и системное запоминающее устройство, причем вход признака прерываия системы по;1- клюцен к входам прерывания всех вычислительных устройств, первый и второй вг,гхсды г-го (гле 1==1и) вычислитльниустро йстда подкл юцены соответст вен но к адресномуу входу и к входу счигывания -го локального оперативного здоминающегс) усг.ройства, первый и втс)рой вгхслы когорого подключены соответственно к информационному входу и к входу признака наличия информации 1-го вычислительного устройства, информационный вход-выхол системы подключен к первому входу-выходу алресадзнных системного опердтивого запоминаю цего устройства, отичавщачся тем, цто, сцельн упрощения организации вычислитель:юго гроцесса и отладки математического обеспечения, онд содержит устройство модификации, оперативное запоминающее устроиство, арбитр магистрали, группу из гп эл ментов И, элемент И и и элементов И,11, причем входы-выхолы запроса-разрешения захвата общей шины всех вычислите,гьных устройств и вхо;1-выход арбитра магистрали соелиены между собой через 20 магистраль запроса-разрешения, информдционньн входь.выхо,1 ы всех вычислительных устройсгв, входы-выход адреса-данных всех локальных опс рзтивных запоминающих устройств, вспрой вход.выхс)л длресз-данных системно о оперзтивного запоминдющего устройства и первый информационный входвы ход устройства модификации соединены межлу собой через магистраль адреса-ланных, грс:тьи выхсды всех вычислительных устройст, вхолы записи всех локальных З 0 опердтивых здпоминак)щих устройств, управ.гя ощис входы с истемного оперативного ззпоминдкпцего х стройствд и устройствд модификации соединены меж;1 у собой через матис трдль управ.н ния, четвертый выход г-го вы псли ельоп) усгройствд гюлключек 35 перв)гу вхо.1 х -ГО э,ехгсн Гд И Гръппы, выхсл которого по,1 клюцен к вхолу призакз получс.ния задачи г-го вычислителього устройства, вьгхс, сгстсмногс) оперативного заголс)юнгео усрогствд полклю ни к первым входам всх эг)еменгов ИЛИ, первый 40 выхол устройства модификации подключенк вторым вхолзм всех элементов И,1 И, третий выьх,1 г-го,юкально; о оперативного заоминзюгцего усгрсйства подключен к -му холу элелента И, выход которого подключен к третьим вхолам всех элементов И,1 И, выхол )-го элеметз И,г)И подклкчен к второму входу г-го элемента И, второй, третий и четвертый выходы устройства модификации подключены соответственно к входу чтсния, вхолх записи и адресному входу опс рзт ивщго запоминаюпего устройства, ггфс)рлдциснный вход-выхол ко) ороп) полк, юцк информ а ц ион но мх вхслх -вы холу устройства модификации 2. (;исгемд по п. 1, от.)асиогс(аяся тел,55 что устройство модификации со,гержит блок персдзци лдных, блок постоянной памяти,суммдтр, хуггьтггглсксср, регистр адреса,регисгр ислз блок упргвегея,.сггфрдтор7и группу элементов И, причем первый информационный вход-выход устройства подключен к первому информационному входу- выходу блока передачи данных, второй информационный вход-выход которого подключен к выходу регистра числа, к первому информационному входу мультиплексора, к первым входам элементов И группы, к информационному входу регистра адреса и к входу дешифратора, выход которого под. ключен к входу запуска блока управления, второй информационный вход-выход устройства подключен к выходу мультиплексора и к информационному входу регистра числа, управляющий вход устройства подклк)чен к входу режима блока управления, выходы первого по седьмой которого подключены со ответственно к управляющему входу блока передачи данных, к входу записи. считывания 51015 регистра адреса, к первому, второму, третье. му выходам устройства, к входу записи-считывания регистра числа и к входу разреше. ния мультиплексора, выход регистра адреса подключен к четвертому выход) устройства и к адресному входу блока постоян. ной памяти, выходы первой группы которого подключены ссютветственно к вторым входам элементов И группы, выходы которых подключены к информационным входам первой группы сумматора, информационные входы второй груп и ы которого под кл ючен ы соответственно к выходам второй группы блока постоянной памяти, выход сумматора подключен к второму информационному входу мультиплексора, восьмой выход блока управления подключен к входу разрешения регистра числа и к управляющему входу мультиплексора1633417фиг 2Реедактор Е. ПаппСоставитель В. СмирновЗаказ 618ехред . Кравчук Корректор Н. КорольПодписноеВНИИПИ Гос а стаеуд рственного комитета по изобретениям и открытиям при ГКНТ СССРП о3035, Москва, Ж 35, Раушская наб д. 4р изводственно.издательский комбинат Патен , У , . Гент, г жгород, ул Гагарина. О