Резервированная вычислительная система

(51) 5 (з Л)с,1. АНИЕ ИЗОБРЕТЕНИ ство СССР/20, 1984,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) РЕЗЕРВИРОВАННАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА(57) Изобретение относится к вычислительной технике и может быть использовано для построения контроллеров повышенной надежности. Цель изобретения - повышение надежности за счет увеличения допустимого времени рассинхронизации. Система содержит триггеры 1 состояния, элементы ИЛИ 2, дешифраторы 4 адреса, блок 5 управления вь 1 водом, блок 6 реконфигурации.4 ил,Изобретение относится к вычислительной технике и может использова 1 ься дляпостроени ,он гроллеров повышенной надежности,4 ель изобретения - повышение надежности за счет увеличения допустимого времени рассинхронизации.На фиг,1 представлена структурная схема многопроцессорной системы; на фиг,2 -структурная схема блока реконфигурации, 10на фиг,З - структурная схема блока управления выводом; на фи,4 - гтруктурная схемамажоритарного блока,Многопроцессорная сис 1 ема (фиг.1) содержит триггеры 11, 1 н состояния, элементы 21, . 2 н ИЛИ, вычислительные блоки31, Зн, дешифраторы 41,4 н адреса,блок 5 управления выводом, блок 6 реконфигурации. блок 6 реконфигурации (фиг.2)содержит мажоритарный блок 7, триг гер 8 20фиксации сбоя, гчетчик 9 гбоев, триггер 10фиксации ошибки, элемент 11 ИЛИ, блок 12памяти, рсч истр 13 номера триады, элементы 141, 142, 14 з задержки, блок 5 управлениявыводом (ф 1 лг,З) содержит одновибраторы 2515. 16 и узел 17 памяти, мажоритарный блок(фиг.4) содержит шифратор 18, коммутаторы ",91, ., 19 к и узлы 201-20 г, памяти, где р -разрядность магистралей блоков 3; Н = 2,кДля обеспечения режима повышенной 30достоверности выдаваемой информации всистеме 1.:еалиэуется принцип голосования" иэ 3, при этом незадействованные блокичаходч,сч в отключеннол состоянии.Сис. ем работает следуюьцим образом. 35После формирования триады акгивныхблоков 3 с пульта с помощью установки со.светствующих триггеров 1, блоки 3 проводят процедуру начальной загрузки инаинают выполчят:про раммы, записаннь е г, ПЗУ, При обращении к стратегическиважчцм уст 1 ойс 1 вам дешифраторы 4 преобразуют адрес в си нал "Не готовности",ко-орь й поступает на ьход ожидания блоков 3, активныхданном цикле упр вления 45которые выдают си нал "О кидание" на входблока 5. При совпадении более половиныэтих симался запускаетсч одновибратор15, а через максимальное время рассинхрониээции Тя или после совпадения сигналов 50"Ожидание активных блоков 3 на вреляголосования Т;. запускаегся одновибрлтор16 после прихода сигнала "Сброс" со второго выхода узла 17 на одноименный входодчовибратора 15, На ргмя Т, блок 6 становится активныгл, при э 1 ом одновременнона врел я голосования дешифрэторы 4 переводятся сигндлоьл А в неа тивное состояниеи блоки 3 за,.рь аю 1 цикг, выдачи одногосообщенич. Адрес и да ныа мажарируютсч в блоке 7, реализованном на блоках памяти, и поступают с необходимыми задержками на магистраль внешних устройств. Задержки реализуются и поэтому не показаны. Блок 7, кроме того, выдает строб ошибки, который фиксируется в триггере 8, по стробу ошибки также с задержкой в регистр 10 записывается номер неисправного блока 3, Счетчик 9 переполняется после двух импульсов от триггера 8, т.е. если в двух подряд циклах вывода появпяются сбои, при этом соответствующий блок 3 считается отказавшим Когда активные блоки 3 выдают сигнал 4 - "Конец вывода", блок 12, выполняющий функции адаптации к сбоям, формирует соответствующие сигналы: через элементы 141 и 142 соответственно сброс триггера 8 и счетчика 9, если не было отказа и сбоя - запись по задержанному с помошью элемента 14 сигналу "Конец вывода кода" в регистр 13 для выбора новой триады блоков 3 в случае конфигурации и если в запас еще есть блоки 3, Если в запасе блоков 3 нет, реконфигурация не производится.Если был сбой или отказ с реконфигурацией, то блок 12 выдает сигнал "Сброс" по линии сбой. Сигнал "Отказ" фиксируется в соответствующем триггере 1 н и отказавший блок может начать работу лишь после команды с пульта и при очередной реконфигурации. Через блок 7 ошибочная информация пройдет на выход системы при ошибке в двух блоках 3 одновременно в одних и тех же оазрядах, Во время вывода фиксируется последняя из обнаруженных ошибок и соответствующий блок 3 считается неисправным, Ввод информации осуществляется параллельно, при этом голосуется информация только на адресной шине, а реконфигурация не производится,Обработка информации происходит независимо в каждом активном вычислительном блоке 3,Для любой многопроцессорной системы с воэможностью реконфигурации выпол-яется соотношениеР - Рр Рн,где Р - вероятность безотказной работы; Рр и Р, - вероятности безотказной работы резервированной и нерезервированной частей системы, При этом для кратностей резервицэьания больше четырех величина Ря практически не влияет на прирост надежности поэтому не целесообразно применять резервирования большей кратности, Кроме того, минимизация нерезервированной части аппаратуры вносит основной вклад в повышение надежнос 1 и и следовательно высокой достовернос 1 и функциони)овэния.Блоки памяти, реализующие комбинационные функции, легко резервируются одним иэ известных способов пассивного резервирования, кодирование в них информацией с защитой от ошибок дополнитель но повышает достоверность их работы.В данной системе использованы реализованные на блоках памяти мажоритарные блоки, что позволило использовать только один регистр номера триады. Голосование 10 информации во время обмена с заданным множеством внешних устройств избавляет от необходимости разработки общего генератора синхроимпульсов и позволяет эффективно испольэовать вычислительную 15 мощность системы. Формула изобретенияРезервированная вычислительная система, содержащая Н вычислительных бло ков (Н - кратность резервирования) и блок реконфигурации, причем информационные выходы 1-го (1 = 1,Н) вычислительного блока соединены с входами 1-й группы информационных входов блока реконфигурации, о т личающаяся тем,что,сцельюповышения надежности за счет увеличения допустимого времени рассинхронизации, в нее введены Н трип еров состояния, Н элементов ИЛИ, Н дешифраторов адреса, и блок 30 управления выводом, 1-й вход запуска системы соединен с входом установки в "1" 1-го (1 = 1,Н) триггера состояния, выход которого соединен с 1-м входом первой группы управляющих входов блока реконфигурации, информационные выходы первой группы которого соединены с информационными входами вычислительных блоков и выходами системы, выход 1-го триггера состояния соединен с первым входом 1-го элемента ИЛИ, выход которого соединен с входом начальной установки 1-го вычислительного блока. адресные выходы которого соединены с информационными входами 1-го дешифратора адреса, первый выход которого соединен с 1-м входом второй группы управляющих входов блока реконфигурации, информационные выходы второй группы которого соединены с входами первой группы блока управления выводом, выход которого соединен с входом запуска блока управления выводом, выход которого соединен с входом запуска блока реконфигурации и входами сброса дешифраторов адреса, второй выход 1-го дешифратора адреса соединен с входом готовности 1-го вычислительного блока, выход признака ожидания которого соединен с 1-м входом второй группы входов блока управления выводом, 1-й выход группы выходов признаков отказа блока реконфигурации соединен с входом синхронизации 1-го триггера состояния, О- вход которого соединен с шиной лог. "0" устройства, выход признака сбоя блока реконфигурации соединен с вторыми входами элементов ИГ 1 И.1624470 иа ошибка ог едэкт.Долин Тиражрственного комитета по изобретени 113035. Москва, Ж, Раушская КНТ ССС 4/ каиб 1 нат " ест", г, У тельс город, ул.Г из Заказ 191ВНИИПИ Сост Техр итепь А,ЧеканМ.Моргентал дписноеИ ОТКРытиям