Вычислительная система

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1667 19). 1)5 О 15 ОПИСАНИЕ ИЗОБРЕТЕН ЕТЕЛЬСТВ ВТОРСКОМУ но в отки ется жно- расров. то вос" вве- лок А.И.Пантю ССР86.ССР ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОбРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельствоМ 1267429, кл. 6 06 Р 15/16, 1Авторское свидетельствоМ 1168960, кл. б 06 Е 15/16, 1 Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обработки информации,Цель изобретения - расширение функциональнах возможностей путем адаптивного перераспределения загрузки процессоров.Ка фиг.1 представлена структурная схема вычислительной системы; на фиг.2 - функциональная схема блока контроля загрузки; на фиг.З - функциональная схема блока переключения заявок.Вычислительная система (фиг.1) содержит основной и дополнительный процессоры 1 и 2, блок 3 переключения заявок, блок 4 контроля загрузки, входы 5 заявок; связь 6 передачи кода загрузки.Блок контроля загрузки (фиг.2) содержит регистр 7, триггеры 8, элементы И 9, элементы НЕ 10, элементы И 11, 12, элементы 13 задержки, 1)ифратор 14, генератор 15 импульсов, счетчик 16; элементы И 17, 18, элементы 19 и 20 задержки, реверсивный(54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА (57) Изобретение относится к вычислит ной технике и может быть использова автоматизированных системах обраб информации. Целью изобретения явля расширение функциональных возмо стей системы за счет адаптивного пере пределения .загрузки процессо Поставленная цель достигается тем, ч вычислительную систему, содержащую новной и дополнительный процессоры, дены блок контроля загрузки и б переключения заявок. 1 з.п, ф-лы, 3 ил. счетчик 21, группу элементов И 22, элемент И 23, элемент 24 задержки,Блок переключения заявок (фиг,З) содержит регистр 25, элемент И 26, элемент ИЛИ 27, регистр 28, элементы И 29 - 32, элементы НЕ 33-36, элементы И 37-44,Процессор 1 предназначен для обслуживания гп типов заявок с параметрами т); Т 1 (1 = 0,1,п)-1),где т) - продолжительность 0 решения задачи по заявке 1-го типа; Т 1 - ф 4 период поступления заявок 1-го типа на вход: О системы,:Ы Процессор 2 предназначен для обслуживания той части поступивших заявок, которые временно перегружают первый процессор,Блок 4 контроля загрузки служит для формирования кода загрузки первого процессора. На его входы поступают заявки всех типов. Выходной сигнал устройства представляет собой код, знак которого свидетельствует о перегрузке (недогрузке) первого процессора, а значение кода10 15 определяет степень перегрузки (недогрузки).Блок 3 переключения заявок служит для подключения поступивших на вход системы заявок на первый или второй процессоры, Подключение производится в зависимости от знака и величины кода, поступающего с блока контроля загрузки.Система работает следующим образом.Поступающие на входы 5 системы заявки на обслуживание подаются на блок 3 переключения заявок и на блок 4 контроля загрузки. В блоке 4 контроля загрузки определяется сумма аида которая сравнивается с величиной То базового такта работы системььОпределяется значение где пз - число источников заявок.Если Л является отрицательной величиной, то это значит, что все поступившие задачи могут быть решены первым процессором в течение интервала времени То.Если Л является положительной величиной, то это свидетельствует о перегрузке процессора 1, т,е. поступившие на вход системы заявки не могут быть обслужены в очередном такте То, поскольку суммарная продолжительность решения поступивших заявок больше такта То. В этом случае блоком 3 осуществляется перекоммутация части заявок с процессора 1 на процессор 2,Формула изоореения 1, Вычислительная система, содержащая основной и дополнительный процессоры, информационные выходы которых являются выходами результатов решения задач системы, о т л и ч а ю щ а я с я тем, что, с целью расширения функциональных возможностей за счет адаптивного перераспределения загрузки процессоров, в нее введены блок контроля загрузки и блок переключения заявок, причем входы с первого по т-й (а - число источников заявок) блока контроля загрузки соединены соответственно с входами с первого по п-й блока переключения заявок и являются входами заявок системы, выход кода загрузки блока контроля загрузки соединен с одноименным входом блока переключения заявок, выходы с первого по т-й первой группы 20 25 30 35 40 45 50 55 блока переключения заявок соединены соответственно с входами прерывания с первого по щ-й основного процессора, выходы с первого по е-й второй группы блока переключения заявок соединены соответственно с входами прерывания с первого по щ-й дополнительного процессора. 2. Система по п.1, отл ича ю ща я с я тем, что блок контроля загрузки содержит а-разрядный регистр, группу из п триггеров, первую группу из т элементов И, группу из щэлементов НЕ, группу из щ элементов задержки, вторую группу из щ - 1 элементов И, третью группу из п - 2 элементов И, шифратор, генератор импульсов,счетчик, три элемента И, три элемента задержки, реверсивный счетчик, четвертую группу элементов И, причем входы установки регистра являются входами заявок блока, вход сброса регистра является входом базового такта блока и соединен с входами первого и второго элементов задержки, с первым входом шифратора,первыми входами первого и второго элементов И, выходы с первого по в-й регистра поразрядно соединены с первыми входами элементов И первой группы, выходы которых с первого по (а - 1)-й соединены, соответственно с входами элементов НЕ группы, инверсные выходы триггеров группы соединены соответственно с вторыми входами элементов И первой группы, третьи входы которых соединены с выходом переполнения счетчика, вторым входом первого элемента И и входом запуска генератора импульсов, выход второго элемента задержки соединен с входами сброса триггеров группы, входы установки которых соединены соответственно с выходами элементов задержки группы, входы которых соединены соответственно с входами с второго по (гп+1)-й шифратора, входы элементов задержки с второго по в-й группы соединены с выходами элемента И второй группы, вход первогоэлемента задержки группы соединен с выходом первого элемента И первой группы, выходы элементов И с второго по в-й первой группы соединены с первыми входами элементов И второй группы, выходы элементов НЕ с второго по (а - 1)-й группы соединены соответственно с первыми входами элементов И третьей группы, выход первого элемента КЕ группы соединен с вторыми входами элементов И второй и третьей групп, выход 1-го (1 = 1(а - 2) элемента И третьей группы соединен с вторыми входами (1+1)-х элементов И второй и третьей групп, выход шифратора соединен с входом установки счетчика, выход генератора импульсов соединен со счетным вхо1667093. Фиг. дом счетчика, вторым входом второго элемента И и первым входом третьего элемента И, выход которого соединен с входом вычитания реверсивного счетчика, вход сложения которого соединен с выходом второго элемента И, вход сброса реверсивного счетчика соединен с выходом третьего элемента задержки, вход которого соединен с выходом первого элемента И, выход пеового элемента задержки соединен с первыми входами элементов И четвертой группы и вторым входом третьего элемента И, информационные выходы реверсивного счетчика пораз рядно соединены с вторыми входамиэлементов И четвертой группы, выходы которых являются выходами кода загрузки блока.аз 2526 Тираж 413 Подписн ВНИИПИ Государственного комитета по изобретениям и откр113035, Москва, Ж, Рэушская наб., 4/5 ям при ГКНТ ССС ород, ул.Гагарина, 1 Производственно-издательский комбинат "Патент