Вычислительная система

25496 113Изобретение относится к вычислительной технике, в частности к системам распределенной обработки информации, и может быть использовано дляпостроения вычислительных сетей слокально распределенными ресурсами.Цель изобретения - расширение клас-.са решаемых задач за счет функциймоделирования распределенных систем,в частности транспортных потоков научастках железных дорог.На фиг.1 приведена функциональнаясхема вычислительной системы; нафиг.2 - функциональная схема блокаобработки информации; на фиг.3 -блок-схема алгоритма, реализуемогокаждым блоком обработки информации,Вычислительная система (фиг.1) содержит блок 1 ввода, блок 2 вывода,блоки 3 обработки информации, каждыйиз которых содержит генератор 4 случайных импульсов, коммутатор 5, операционный узел 6, регистр 7,Коммутатор 5 (фиг.2) состоит изэлемента НЕ 8 и четырех элементов2 И-ИЛИ 9-12. Операционный узел 6 содержит генератор 13 импульсов, периферийный адаптер 14, микропроцессор15, системный контроллер 16, постоянное запоминающее устройство 17. Ре. гистр 7 состоит из двух элементовИ 18 и 19, двух групп триггеров 20 и21 и триггера 22.Вычислительная система в режимемоделирования работает следующим образом,Перед началом моделирования с блока 1 ввода необходимо задать режим работы каждого блока 3 обработки информации; С, =логическая "1" - станция;логическому 0 - блок участок.При задании работы блока 3 в режиме станции с блока 1 ввода также задается число путей на станции.Коммутатор 5 предназначен для коммутации входных параметров на входоперационного узла 6; в режиме станции на вход поступает код числа путей на станции, а в режиме блокаучастка - код времени движения поез"да по данному блоку-участку с генератора 4. Генератор 4 позволяет генерировать случайные отклонения временидвижения поезда по блоку-участку взаданном диапазоне. Биты управляющего слова формируются исходя из того,что канал А периферийного адаптера14 работает на ввод, а канал В - на 5 1 О 15 20 25 30 35 ао 45 50 55 вывод, режим работы адаптера 14-нулевой,При адресации микропроцессором 15канала А адаптера 14 происходит считывание входной информации на шинуданных микропроцессора 15.Разряды. 0-3 канала А в зависимости от заданного режима работы определяют следующую информацию; в режиме станции - код числа путей на станции; в режиме блока-участка - кодвремени движения по блоку-участку.Разряд 4 канала А определяет сигнал Р; - разрешение передачи поездана данный элементарный отрезок (ло, -гическая "1"); разряды 5 и 6 каналаА - сигналы Р; , Р;., состояниелогической "1" которых определяетусловие того, что соответственно двавпереди лежащие элементарные отрезкизаняты или свободны (логический "0");разряд 7 канала А - сигнал С; , означающий работу элементарного отрезка в режиме станции (логическая 1 )или блока-участка (логический "0").При адресации микропроцессором15 канала В адаптера 14 происходятсчитывание информации с шины данныхмикропроцессора 15 и ее выдача нарегистр 17.Разряды 0-2 канала В определяютсигналы, имитирующие показания светофорной сигнализации на движение попозади лежащему блоку-участку, соответственно наличие одного из сигналов, имитирующих красный К .жел -тый С;, или зеленый Е;, огни (логическая "1") или их отсутствие (логический "О");Разряд 3 канала В определяет сигнал Р; , состояние логической "1"которого означает, что данный элементарный отрезок занят или свободен(логический "0");Для работы в режиме станции разряды 4-7 канала А определяют сигналыСТ 1-СТ 4, означающие число занятыхпутей поездами на станциях,Для работы в режиме блока-участкаразряд 4 канала В определяет сигналГ,+, - разрешение передачи поезда наследующий элементарный отрезок (логическая "1"), разряды 5-7 не используются.Запись выходной информации из адаптера 14 в регистр 7 осуществляетсяпорежимно. В режиме станции группойтриггеров 20 фиксируется занятие пу 1325496тей станции поездами, группой триггеров 21 - показания светофорной сигнализации и условие того, что станция занята т.е. заняты все пути стан5ции. В режиме блока-участка группойтриггеров 21 также фиксируются показания светофорной сигнализации и условие занятости блока-участка поездом, на триггере 22 фиксируется разрешающий сигнал передачи поезда наследующий элементарный отрезок, Сигналы разрешения записи информации втриггеры 20-22 формируются элементами И 18 и 19 в зависимости от выбранного режима работы.Содержимое триггеров 20 и 21 индицируется блоком 2 вывода.Работа устройства происходит попрограмме, записанной в постоянноезапоминающее устройство 17. Запускосуществляется сигналом 1 Пуск", разрешающим работу микропроцессора 15,Поезда, которые пропускаются по перегону во время моделирования, имитируются импульсами, поступающими навход Р, устройства.Первый блок алгоритма (фиг.3) пре -дусматривает программирование периферийного адаптера 14. Второй блокзапись исходного состояния элементарного отрезка во внутренние регистрыС и В микропроцессора 15. В регистреВ микропроцессора в дальнейшем содержится информация, характеризующая35текущее состояние элементарного отрезка, Исходно в регистр В записывается показание зеленого огня надвижение по позади лежащему блокуучастку. Этим же блоком содержимое 40регистра В выводится в канал В адаптера 14,Блок 3 алгоритма осуществляет ввод содержимого канала А адаптера 14 в аккумулятор микропроцессора 15, Далее блоком 4 анализируется состояние седьмого разряда регистра А, т.е. проверяется какой режим работы элементарного отрезка задан. Если в седьмом разряде - логическая , то элементарный отрезок работает в режиме станции, если логический 0, то - в режиме блока-участка. Далее алгоритм распадается на две ветви. Первая ветвь по условию "Да" задает работу в режиме станции, вторая ветвь Нет" определяет работу в режиме блока- участка. Работа элементарного отрезка в режиме станции осуществляется блоками5-11 алгоритма, Блоком 5 в младшийполубайт внутреннего регистра С микропроцессора переписывается из аккумулятора код заданного числа путейна станции, Блоком 6 анализируетсязанятость станции , т.е. занятостьвсех путей на станции, Если хотя быодин путь свободен, то блоком 7 алгоритма анализируется наличие сигналаГ; - разрешение передачи пое.зда настанцию, Если Р; равен логической ,то блок 8 увеличивает на единицу содержимое старшего полубайта регистраВ микропроцессора, в котором хранится число поездов, находящихся настанции, Блок 9 осуществляет выводсодержимого регистра В в канал Вадаптера 14 и далее управление передается блоку 6. Если все пути на станции заняты, то в регистр В микропроцессора блоком 10 записывается сиг-нал Р; , равный логической "1", имитирующий занятость станции, и сигналК;, =логической "1", имитирующий показание красного огня по позади лежащему блоку-участку, с последующимвыводом содержимого регистра В в портВ адаптера 14 (блок 11),Работа элементарного отрезка в режиме блока-участка осуществляетсяблоками 12-35 алгоритма, Блок 12 проверяет условие наличия сигнала Г -1разрешения передачи поезда на данныйблок-участок, Если Г, равен логическому "0", то блоками 13-15 имитируются только показания светофорной сигнализации на позади лежащем блокеучастке: по условию проверки занятости впереди лежащего (д+1)=го блокаучастка (блок 13). Если (+1)-й блокучасток занят, то блоком 14 имитируется желтый огонь на движение по (1-1)му блоку-участку, если (+1)-й блокучасток свободен, то - зеленый (блок15). Блок 16 осуществляет вывод содержимого регистра В в канал В адаптера 14, а блок 17 вводит в аккумулятор новые текущие данные с соседнихблоков-участков, Далее управлениевновь передается блоку 12.Если сигнал Р; равен логической"1", т, е. на данный блок-участокпоступает поезд, то блок 18 считывает иэ младшего полубайта аккумулятора в младший полубайт регистра С кодвремени движения поезда по данному5 13254блоку-участку. Блоком 19 формируетсясигнал Р; , равный логической "1",имитирующий занятость, данного блокаучастка, и сигнал К -1, равный логической "1", имитирующий показаниекрасного огня на движение по позадилежащему блоку-участку.Блоками 20-24 алгоритма анализируется показание впереди стоящегосветофора на движение по данному бло- Юку-участку с занесением соответствующих констант СОИЯТ 1 СОЛЯТ 2, СОЯБТ3 по следующей логике;К; =Р;(СОМБТ 1),С;=Р, Р,в,(СОББТ 2) р 15Е; =Р;Р;,(СОИЯТ 3) .Константы выбираются пропорционально значениям скоростей поездовна показания красного, желтого илизеленого огня впереди стоящего светофора и заносятся в регистровую пару Н 1, микропроцессора 15. Блоком 25 осуществляется выводсодержимого регистра В в канал Вадаптера 14,Блоками 26-28 алгоритма имитируется процесс движения поезда по блоку- участку, основанному на программной задержке по константе, записанной в регистровой паре Н 1., уменьшение на единицу младшего полубайта регистра С микропроцессора 15 и анализа обнуления младшего полубайта регистра С. Если последний равен нулю, то на блоках 29 и 30 осуществляется ввод текущего состояния соседних блоков- участков и проверка: свободен ли впереди лежащий блок-участок. Если впе реди лежащий блок-участок занят , то алгоритм предусматривает зацикливание на блоках 29 и 30 до момента его освобождения, Если впереди лежащий блок-участок свободен, то блоком 31 формируется сигнал 1; , равный логическому "0", означающий, что данный блок-участок свободен, и сигнал Г, равный логической "1", означающий передачу поезда на следующий элементарный отрезок, Блок 32 выводит содержимое регистра В в канал В адаптера 14. Блоком 33 осуществляется программная задержка, определяемая временем, необходимым на прием сигна ла Р; соседним элементарным отрезком. Далее блоками 34 осуществляется сброс сигнала Р +1 и управление вновь передается на блок 17 алгоритма,96 6В алгоритме не предусмотрен прог" раммный Конец, это предусмотрено для воэможности продолжения сеанса моделирования при задании новой последовательности поездов на вход Г устройства, Конец процесса моделирования осуществляется переключением тумблера, задающего сигнал "Пуск". Формула изобретения 1.Вычислительная система, содержащая И блоков обработки информации (И б 2,; оо, каждый иэ которых содержит операционный узел и регистр, причем т.-я (=1,И) группа кодовых входов системы соединена с группой информационных входов -го блока обработки информации, т.-й управляющий вход системы соединен с входом выбора режима -го блока обработки информации, стробирующий выход 1 -го блока обработки информации (1=1,Н-) соединен со стробирующим входом (3+1)- го блока обработки информации, первый информационный выход регистра го блока обработки информации является стробирующим выходом з-го блока обработки информации, вход выбора режима -го блока обработки информации соединен с входом записи регистра и первым информационным входом операционного узла т-го блока обработки информации, о т л и ч а ю щ а я с я тем, что, с целью расширения класса решаемых задач, в каждый блок обработки информации введены генератор случайных импульсов и коммутатор, группа выходов которого соединенас группой информационных входов операционного узла -го блока обработки информации, группа выходов генератора случайных импульсов -гоблока обработки информации соединена с первой группой информационных входов коммутатора д-го блока обработки информации, группа информационных 1входов -го блока обработки информации соединена с второй группой информационных входов коммутатора ь-го блока обработки информации, вход выбора режима -го блока обработки информации соединен с управляющим входом коммутатора -го блока обработкиинформации, группа информационныхвыходов операционного узла -га блокаобработки информации соединена с группой информационных входов регистра13254го блока обработки информации, группа информационных выходов которого является -й группой информационных выходов системы, выход вывода информации операционного узла -го блока обработки информации соединен с тактовым входом регистра -го блока обработки информации, второй информационный выход которого соединен с -и информационным входом блока вывода, второй информационный выход регистра К-го блока обработки информации (К=2; И) соединен с вторым информационным входом операционного узла (К)-го блока обработки информации, второй ин формационный выход регистра в-го блока обработки информации (в=3 И) соединен с третьим информационным входом операционного узла (щ)-го блока обработки информации, вход сброса 20 системы соединен с входами сброса операционных узлов и регистров всех блоков обработки информации, вход установки системы соединен с входами пуска операционных узлов всех блоков 25 обработки информации, стробирующий вход первого блока обработкиинформации является входом текущих условий системы. 96 82, Устройство по п.1, о т л и ч аю щ е е с я тем, что регистр -гоблока обработки информации содержитдве группы триггеров и два элементаИ и триггер, причем выход триггерасоединен с первым выходом группы информационных выходов регистра, выходы триггеров первой и второй группсоединены с остальными выходами группы информационных выходов регистра,группа информационных входов регистра соединена с информационными входами триггеров первой и второй группи триггера, тактовый вход которогосоединен с выходом первого элементаИ, первый вход которого соединен свторым входом записи регистра, первый вход записи которого соединен спервым входом второго элемента И, выход которого соединен с тактовымивходами триггеров первой группы, так"товый вход регистра соединен с вторыми входами первого и второго элементов И и с тактовыми входами триггеров второй группы, вход сброса регистра соединен с входами сброса триггеров первой и второй групп и триггера,1325496 оставитель М.Сороч актор Л.Гратилло Техред Л.Сердвк орректор Н.Корол Заказ 3111/45ВНИИПИ Гос по делам.113035, Мо Ужгород, у оизводственно-полиграфическое предприятие оектна Тираж 672рственногозобретенийа Ж, Рау Подписноеомитета СССРоткрытийская наб., д.4/5