Вычислительная система

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК Г 110 одними изоБеятЕН лгов льство С5/16,СИСТЕМАосится к обласхники. Цель изоб производительсистемы за сче подключение внеГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение отнти вычислительной теретения - повышениености вычислительнойсокращения времени на него устройства (ВУ), необходимогодля выполнения определенной задачи.Вычислительная система (ВС) содержитпроцессор, оперативное запоминающееустройство, канал ввода-вывода, внешние устройства, формирователи кодованализатор состояний ВУ, блок связис каналом, устройство управления очередностью контроля, включающее блокввода данных, блок буферной памяти,блок сопряжения, устройство анализа,блок обмена, генератор сигналов. ВСтакже содержит блоки набора адреса,блоки распознавания и хранения адреса ВУ и блок установки и передачиадреса ВУ. 2 з,п. ф-лы, 3 ил.с каналом 3, Блок 7 самоконтроля осуществляет контроль работоспособностисоответствующего ВУ, формирует информацию о его состоянии и обмене с каналом 3, Данная информация поступаетна Формирователь 8, который формирует код состояния ВУ с признаком обмена, Анализатор 9 состояний осуществляет периодический опрос формирова телей и производит анализ кодов состояний, При наличии изменений в состоянии ВУ код состояния поступает вблок 10 и затем в канал 3.При появлении признака обмена ВУс каналом код состояния с анализатора 9 поступает в блок 14 сопряжения,а затем в блок 13 в соответствии садресом ВУ. В блоке 13 производитсянакопление кодов состояния с призна ками обмена по соответствующим ВУ.Генератор 17 осуществляет формирование временных меток с заданными периодами тестового контроля ВУ,которые поступают в устройство 15 анализа на вход формирователя 18 адресов.Формирователь 18 адресов производит формирование списка адресов ВУ,контролируемых с заданным периодом,информация по которым записана в блоке 13 буферной памяти, После формирования списка по управляющему сигналу формирователя 18 код состоянияВУ поступает из блока 13 буферной памяти в блок 19 сравнения. В блоке 19 40 45 50 55 1 129Изобретение относится к вычислительной технике и является усовершенствованием известной вычислительной системы по авт.св. У 960832.Целью изобретения является повышение производительности вычислительной системы за счет сокращениявремени на связь с внешним устройством (ВУ).На Фиг, 1 приведена схема вычислительной системы; на фиг. 2 - структурная схема блока установки и передачи адреса ИУ; на фиг, 3 - структурная схема блока распознавания ихранения адреса ВУ,Вычислительная система (фиг. 2)содержит процессор 1, оперативноезапоминающее устройство 2, канал 3ввода - вывода, ВУ 4, включающиеблок 5 обмена, блок 6 логической обработки и блоксамоконтроля, формирователи 8 кодов, анализатор 9 состояний ВУ блок 10 связи с каналом.Вычислительная система содержит также устройство 11 управления очередностью контроля, которое содержитблок 12 ввода данных, блок 13 буферной памяти, блок 14 сопряжения,устройство 15 анализа, блок 16 обмена,генератор 17 сигналов, причем устройство 15 анализа содержит формирователь 18 адресов, блок 19 сравненияи блок 20 согласования, блоки 21 набора адреса, адресные входы 22 ВУ,блоки 23 распознавания и хранения адреса ВУ, блок 24 установки и передачи адреса ВУ,Блок 24 установки и передачи адреса ВУ (фиг, 2) содержит сдвиговый регистр 25, генератор 26 импульсов,кнопку 27 управления, группу переключателей 28, информационный выход 29,элемент И 30, триггер 31, счетчик 32,выходы синхронизации 33 и разрешения34 блока установки и передачи адреса ВУ,Блок 23 распознавания и храненияадреса ВУ (фиг, 3) содержит: первыйсдвиговый регистр 35, первый элемент И 36, первый коммутатор 37, первый триггер 38, триггер 39, второйэлемент И 40, второй счетчик 41, первый счетчик 42, второй сдвиговый регистр 43, второй коммутатор 44.Вычислительная :истема работаетследующим образом.В процессе решения Функциональныхзадач ВУ 4 обмениваются информацией 0330 2 производится анализ наличия признакаобмена в коде состояния ВУ, Анализпроизводится путем сравнения поступившего кода с эталонным, При отсут-ствии признака обмена в коде состояния адрес ВУ поступает в блок 20 согласования, где производится формирование кодограммы для ввода в процессор. По завершению анализа блоком 19сравнения вырабатывается управляющий сигнал, который поступает в блок16 обмена, а сформированная кодограмма из блока 20 согласования записываегся в блок 13. Блок 16 обмена выставляет требование на обмен,по которому канал 3 осуществляетстандартную операцию ввода - выводапо считыванию с блока 13 буфернойпамяти и записи в оперативное запоминающее устройство массива данныхоб обмене,По программе обработки массиваданных, находящейся в оперативном3 1запоминающем устройстве 2, определяется перечень ВУ, подлежащих тестовому контролю. На основании сформированного перечня управляющегопрограммой тестового контроля производится контроль ВУ,Отображение состояния ВУ производится на устройстве визуальногоотображения состояния вычислительной системы.При возникновении неработоспособного состояния ВУ, необходимогодля решения задачи, выполняемой системой, производится оперативное подключение исправного ВУ и свободногоот обслуживания ранее введенных задач ВУ, что достигается путем установки необходимого адреса на блоке24 установки и передачи адреса ВУи передачи нового адреса на блок 23распознавания и хранения адреса,входящего в состав каждого ВУ. На блоке распознавания и хранения адресаВУ этот адрес хранится до присвоения нового адреса,При необходимости возможна установка адреса вручную, т,е, набор адреса непосредственно на пульте ВУ,На группе переключателей 28 набирают физический номер внешнего устройства, которому необходимо присвоить определенный адрес для ввода этого устройства в решение задачи, После набора адреса нажимают кнопку 27 "Ввод", т.е. на первый вход сдвигового регистра подается "1", в результате чего адрес переписывается на выходы регистра. Как только кнопку отпускают, т,е. на первый вход регистра подается "0", регистр 25 начинает сдвигать информацию на выходах относительно последнего выхода, с которого информация поступает на выход 29, С блока установки и передачи адреса выдаются одновременно с адресом синхроимпульсы и управляю-. щие сигналы (сигналы, дающие разрешение на запись выдаваемой информации каждого байта в блок распознавания и хранения внешнего устройства)-, Сразу же после ввода адреса внешнего устройства в линию связи, т.е, после нажатия кнопки "Ввод", набирают ра; бочий адрес, который необходимо присвоить выбранному внешнему устройству для решения определенной задачи, и снова нажимают кнопку Ввод, По 290330 рядок выдачи адреса в линию связи аналогичен описанному.Информация на блоки распознавания и хранения адреса ВУ подается по трем шинам; распределяющей 34, информационной 29 и шине 33, по которой поступают синхроимпульсы. Как только на блок распознавания и хранения адреса внешнего устройства поступает распределяющий сигнал "1", начинается 5 10 запись информации, передаваемой пошине, в регистр 35 сдвига, Управляющий сигнал поступает и на первыйсчетчик 42, который после отсчетавосьми управляющих сигналов выдает 5 на первый триггер 38 "1", которая закрывает дальнейшее поступление информации на первый сдвиговый регистр 35и одновременно дает разрешение на работу первого коммутатора 37. В этом 20 коммутаторе производится сравнениепоступившего адреса с физическим адресом ВУ. В случае, если адреса совпадают, коммутатор выдает "1" на входвторого триггера, который устанавливается в единицу. С второго триггера39 сигнал поступает на второй элемент И 40, В случае прихода единицыс триггера 39 и управляющего сигнала,разрешающего запись, новый адрес внешнего устройства записывается на второй регистр 43. После записи на второй регистр адреса внешнего устройства второй счетчик 41 закрывает доступ35 какой-либо другой информации на второй регистр 43 и открывает доступ напервый регистр 35, Адрес с второгорегистра 43 поступает на внешнее устройство, т.е, внешнему устройству0 присваивается рабочий адрес, которыйнеобходим для решения определеннойзадачи, В случае необходимости следующего изменения рабочего адресавнешнего устройства на блоке набора5 адреса необходимо набрать сначала физический адрес ВУ, которому необходимо изменить адрес, а затем новыйего рабочий адрес, и ввести их в линию связие50 Введение в систему блоков установки и передачи адреса внешнего устройства и распознавания и храненияадреса внешнего устройства позволяет увеличить производительность вычислительнойсистемы за счет сокращения времени, затрачиваемого наподключение внешнего устройства, необходимого для выполнения определеннои задачи,1290330 6ва блока, выход триггера соединен с вторым входом элемента И, выход которого соединен со счетным входом счетчика и является выходом разрешения блока установки и передачи адреса внешнего устройства, выход переполнения счетчика соединен со своим входом сброса и К-входом триггера. 1, Вычислительная система по авт, св. 9 960832, о т л и ч а ю щ а я - с я тем, что, с целью повышения производительности эа счет сокращения времени на связь с внешним устройством, система содержит блок установки и передачи адреса внешнего устройства, и блоков набора адреса и и блоков распознавания и хранения адреса внешнего устройства, где ив число внешних устройств в системе, причем выходы разрешения, информационный и синхронизации блока установки и передачи адреса внешнего устройства соединены с входами соответственно разрешающим, информационным и синхронизации блоков распознавания и хранения адреса внешнего устройства, информационные выходы блоков распознавания и хранения адреса внешнего устройства соединены с адресными входами соответствующих внешних устройств, группы выходов блоков набора адреса соединены с группами информационных входов соответствующих блоков распознавания и хранения адреса внешнего устройства, группа информационных входов блока установки и передачи адреса внешнего устройства образует вход адреса внешнего устройства вычислительной системы.2. Система по п. 1, о т л и ч а - ю щ а я с я тем, что блок установки и передачи адреса внешнего устройства содержит генератор импульсов, сдвиговый регистр, триггер, элемент И, счетчик и кнопку управления, причем выход генератора импульсов соединен с входом синхронизации сднигового регистра, первым входом элемента И и является выходом синхронизации блока установки и передачи адреса внешнего устройства, разрешающий вход сдвигового регистра и Б-вход триггера соединены через кнопку управления с шиной единичного потенциала блока, группа информационных входов сдвигового регистра является 1 группой информационных входов блока установки и передачи адреса внешнего устройства, выход последнего разряда сдвигового регистра является информационным выходом блока установки и передачи адреса внешнего устройстФормула изобретения 10 3. Система по п. 1, о т л и ч аю щ а я с я тем, что блок распознавания и хранения адреса внешнегоусТройства содержит первый и второйрегистры, первый и второй триггеры, 15 первый и второй счетчики, первый ивторой элементы И и первый и второйкоммутаторы, причем вход синхронизации блока распознавания и храненияадреса внешнего устройства подключен 20 к входам синхронизации первого и второго регистров, информационный входблока распознавания и хранения адреса внешнего устройства подключен кинформационным входам первого и вто рого регистрон, разрешающий вход блока распознавания и хранения адресавнешнего устройства соединен с первыми входами первого и второго элементов И, выход первого элемента Ифг30 соединен с разрешающим входом первого регистра и счетным входом первогосчетчика., выход переполнения которого соединен со своим входом сброса иЯ-входом первого триггера, выход ко торого соединен с управлякнцим входомпервого коммутатора и вторым входомпервого элемента И, выход первого регистра соединен с информационным входом первого коммутатора, выход кото рого соединен с Б-входом второго триггера, выход которого соединен с вторым входом второго элемента И, выходкоторого соедйнен со счетным входомвторого счетчика и разрешающим вхо дом второго регистра, выход которогосоединен с первым информационным входом второго коммутатора, выход которого является информационным выходомблока распознавания и хранения адре са внешнего устройства, группа информационных входов блока распознаванияи хранения адреса ннешнего устройстваобразует второй информационный входвторого коммутатора, выход перепол нения нторого счетчика соединен сосвоим входом сброса и К-входами первого и второго триггеров.Редактор И,Рыбче орректор В,Бутяг Заказ 7903/4 дписСР Производственно-полиграфическое предприятие, г, Ужгород Проектная НИИ по 035Тираж 673Государственного колам изобретений и оосква, Ж, Раушск итета Скрытийя наб,