Программируемое постоянное запоминающее устройство с коррекцией

/О АНИЕ ИЗОБРЕТЕНИЯ О айаг.г ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРпо делАм изоБРетений и ОткРытий А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРУ 972595, кл. С 11 С 17/00, 1981.Авторское свидетельство СССРУ 999111, кл. С 11 С 17/00, 1981,(57) Изобретение относится к вычислительной технике, а именно к органиаации постоянных запоминающих ус ройств на интегральных схемах. Поставленная цель осуществляется за счет введения блока коррекции, включающего накопители 7, 8. Для коррекции на накопителе 7 по каждому адресу идентифицированных неисправностей записывается бит-признак, сообщающий о том, что в данном адресе в накопителе имеется неисправная информация и следует считывать достоверную информацию из блока. В накопителе 8 хранится скорректированная информация, которая программируется сразу после идентификации неисправностей. 1 з,п.ф-лы, 2 ил.Изобретение относится к вычислительной технике, а именно к организации постоянных запоминающих устройств на интегральных микросхемах,5Цель изобретения - повышение надежности устройства,На фиг.1 изображена схема программируемого постоянного запоминающего устройства; на фиг.2 - схемаблока коррекции неисправностей устройства.Устройство содержит блок 1 памяти (1, в) из К накопителей, гдеК = (1,п), дешифратор 2, адреснуюшину 3, блок 4 коррекции, вторую ипервую группы 5 и 6 выходов блокакоррекции.Блок 4 содержит первый и второйнакопители 7 и 8, первый и второй 20коммутационные элементы 9 и 10 в виде соединительных розеток, группу 11ограничительных элементов на резисторах, мультиплексор 12, токозадающий элемент 13 на резисторе и шину 14 25нулевого потенциала.Устройство работает следующим образом.Информация хранится в модулях памяти, выборка которых осуществляется 30дешифратором 2 путем подачи сигналана первый вход выборки накопителя приусловии, что на второй вход выборкипоступает из блока 4 разрешающий сигнал логической "1",35Для коррекции используются накопители 7 и 8. Для этого на накопителе 7 по каждому адресу идентифицированных неисправностей записываетсябит-признак, сообщающий о том, что в 40данном адресе, в накопителе имеетсянеисправная информация и следует считывать достоверную информацию иэ блока 4, В накопителе 8 хранятся скорректированные информации, которыепрограммируются сразу после идентиФикации неисправностей. Коммутационные элементы 9 и 10 позволяют отказаться от сложной процедуры перепайкии ускоряют процесс перепрограммирования микросхем при коррекции информациимультиплексор 12 предотвращаетналожение последовательности неисправностей одного модуля памяти надругой.55До появления первого отказа (восстановление перемычки, ошибка в программе и другие физические неисправности, приводящие к потере информации) при эксплуатации устройство функционирует следующим образом,При поступлении на адресные входы 3 сигнала адреса выбирается соответствующий накопитель блока 1 памяти.Информация на выходе устройства при этом определяется только накопителями 1 памяти, так как из накопителя 7 на всех накопителях блока 1 памяти поступают разрешающие сигналы логической 1 (микросхемы в накопителях 7 и 8 устанавливаются в чистом - незапрограммированном виде, т.е. по всем адресам содержатся только "1"). По этой причине на выходе мультиплексора 12 присутствует сигнал логического "0", который держит накопитель 8 в режиме "Хранение".Накопители 7 и 8 имеют и и щ разрядов соответственно, т,е. устройство содержит п, щ - разрядных накопителей блока 1. Пусть К-м (К = 1, 2п) накопителем блока 1 по 1-м (д = 0,1В, где М - количество адресуемых ячеек накопителей) адресам обнаружена неисправность в о-м (Ч = 1,2щ) разряде, который находится в единичном состоянии, а остальные разряды - в нулевом состоянии:1,29-1, с + 1 щ;,О.До коррекции в накопителях 7 и 8по всем адресам записаны только1",1,2сщ; 1,2,)Кив11 ууКоррекция неисправности в К-м накопителе блока 1 памяти, т,е. перевода единичного состояния данного разряда на нулевой осуществляется следующим образом,В накопителе 8 по 1-м адресам программируются ш-разрядные слова с внесейием коррекции в о-м разряде:1,2,е,цу,щф0,000.В накопителе 7 по 1-м адресам в К-м разряде вместо "1" программируется "0"1,2К,К,К+1. и;1,11,0,11,После коррекции устройство функционирует следующим образом. 5При поступлении на шину 3 сигнала1-го адреса считанный по К-му разрядунакопителя 7 логический уровень "0"переводит К-й накопитель блока 1 изрежима "Считывание" в режим "Хранение. Этот же "0" через К-й информационный вход мультиплексора 12 поступает на вход выборки накопителя 8,который переводит его из режима "Хранение" в режим "Считывание". Таким 15образом, информация на выход устройства поступает из накопителя 8 вскорректированном виде,Аналогично корректируются любыедругие неисправности, общее количество которых определяется объемами накопителей 7 и 8.Формула и з обретения251. Программируемое постоянное запоминающее устройство с коррекцией, содержащее дешифратор, блок коррекции, блок памяти из К накопителей, где К = (1, п), адресные входы кото рых подключены к входам блока коррекции и дешифратора и являются адресными входами устройства, выходы дешпфратора подключены соответственно к входам выборки К-х накопителей, первая группа выходов блока коррекции является информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, вторые входы вы борки К-х накопителей соответственно подключены к второй группе выходов блока коррекции, выходы К-х накопителей подключены соответственно к информационным выходам устройства.2, Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок коррекции содержит два накопителя, мультиплексор, два коммутационных элемента, группу ограничительных элементов на резисторах и токозадающий элемент на резисторе, первые выводы которых подключены к шине питания, адресные входы накопителей и управляющий вход мультиплексора подключены через соответствующие контакты коммутационных элементов к адресному входу блока коррекции, входы выборки первого и второго накопителей через соответствующие контакты первого и второго коммутационных элементов подключены соответственно к второму выводу регистра токозадающего элемента и выходу мультиплексора, вторые входы выборки накопителей через соответствующие контакты коммутационных элементов подключены к шине нулевого потенциала устройства, выходы первого накопителя через соответствующие контакты первого коммутационного элемента подключены соответственно к вторым выводам резисторов группы ограничительных элементов и информационным входам мультиплексора, выходы второго накопителя через соответствующие контакты второго коммутационного элемента подключены соответственно к информационным выходам устройства.1372359 Составитель А.ЕршовТехред А.Кравчук Корректор Н.Корол едактор А.Воро исное Заказ 487/4 113035 роизводственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 Тираж 590 И Государственног делам изобретени Москва, Ж, Раушкомитета СССРи открытийкая наб., д, 4(5