Программируемое постоянное запоминающее устройство с контролем
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХ 19) (1) ПУБЛИ И требуют контролии. Целью изобррение областиет возможности ого,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗОБР АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР У 641500, кл. С 11 С 17/00, 1976.Авторское свидетельство СССР У 999111, кл. С 11 С 17/00, 1981.(54) ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОНТРОЛЕМ (57) Изобретение относится к вычислительной технике и может быть использовано в системах управления с постоянными запоминающими устройствами (ПЗУ), которые перепрограммируются 5 П 4 С 11 С 17/00, 2 в процессе работы и считываемой информа тения является расш применения ПЗУ за с пользования в блоках памяти много разрядных перепрограммируемых микросхем памяти. Поставленная цель достигается введением в ПЗУ, содержащее основной 1 и дополнительный 2 блоки памяти и блок контроля по четности 3 коммутатора контрольных разрядов 4, коммутатора шин 6 и регистра контрольных разрядов 7, При этом в дополнительном блоке памяти 2 могут использоваться многоразрядные микросхемы памяти, каждая ячейка которой с держит контрольные разряды не одно как в прототипе, а нескольких слов.1 ил.Изобретение относится к вычислительной технике и может быть использовано в системах управления с постоянными запоминающими устройствами(ПЗУ), которые перепрограммируются5в процессе работы и требуют контролясчитываемой информации.Целью изобретения является расширение области применения ПЗУ за счетвозможности использования в блокахпамяти многоразрядных перепрограммируемых микросхем памяти с электрическим стиранием информациигНа чертеже изображена структурная 5схема программируемого ПЗУ.Устройство содержит основной 1 идополнительный 2 блоки памяти, блок3 контроля, коммутатор 4 контрольныхразрядов, триггер 5, коммутатор 6шин, регистр 7 контрольных разрядов,три элемента И 8-10 (отрицательнаялогика), информационную магистраль11 дополнительного блока 2 памяти,информационную магистраль 12 основного блока 1 памяти.Основной блок 1 памяти - программируемое ПЗУ на электрически стираемых микросхемах ПЗУ с многоразряднойорганизацией для хранения информационных разрядов,Дополнительный блок 2 памяти содержит электрически стираемые микросхемы ПЗУ с многоразрядной организацией для хранения контрольных разрядов.Блоком 3 контроля производитсяпроверка четности считываемой информации и в случае ошибки возбуждаетсяконтрольный выход 13 устройства, ОКоммутатор 4 контрольных разрядовпод воздействием информации с адресных входов 14 устройства выделяет соответствующий контрольный бит изконтрольного слова дополнительногоблока 2 памяти при считывании и передает в блок 3 контроля,Триггер 5, установленный в единичное состояние, разрешает выборкуосновного блока 1 памяти, при этомобеспечивается совместная работаблоков 1 и 2 памяти и блокируется работа коммутатора 6 шин.Триггер 5, установленный в нуле"вое состояние, блокирует выборку основного блока 1 памяти и разрешаетработу коммутатора 6 шин. Обращениек дополнительному блоку 2 памятиобеспечивается сигналом с шины 15 нулевого потенциала на входе разрешения обращения. Установка и гашениетриггера 5 производится соответственно через первый 8 и второй 9 элементы И, возбуждаемые как адресуемыепорты вывода,Коммутатор 6 шин обеспечивает передачу данных с информационной магистрали 11 дополнительного блока 2памяти на информационные входы-выходы 12 устройства.Регистр 7 контрольных разрядовхранит данные, которые записываютсяв дополнительный блок 2 памяти припрограммировании, с использованиемуправляющего сигнала с входа 16 запись-считывание устройства.Устройство имеет два режима работы.В первом триггер 5 находится в исходном единичном состоянии, при этомвход выборки основного блока памятиактивен, управляющий вход коммутатора шин нет. Этот режим обеспечиваетпри чтении и программировании одновременное обращение к обоим блокам1 и 2 памяти,При чтении (на входе 16 записисчитывания устройства устанавливается уровень логического нуля) на инФормационные входы-выходы 12 устройства передается информация, считываемая с блока 1, а инФормация, считываемая с блока 2 (контрольные разряды), передается на коммутатор 4 контрольных разрядов и далее на блок 3контроля для проверки четности считы.ваемой информации.Перед программированием должнобыть сформировано контрольное словои установлено в регистр 7 контрольных разрядов. Последнее осуществляется при помощи адресуемой операциивывода, активизирующей третий элемент И 10 (вход вриема данных регистра 7), под воздействием которогоконтрольное слово, передаваемое с информационных входов-выходов устройства через магистраль 12, вводится врегистр 7. Затем при операции программирования (на входе 16 записисчитывания устройства - уровень логической единицы) информация с информационных входов-выходов устройства помагистрали 12 поступает на информационные входы-выходы основного блока1 памяти, и происходит подключениевыходов регистра 7 контрольных раз3 памяти, адресные входы которых являются адресными входами устройства,информационные входы-выходы основного блока памяти соединены с информационными входами блока контроля, входразрешения обращения дополнительногоблока памяти соединен с шиной нулевого потенциала устройства, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения области применения за счетвозможности использования блоков па -Программируемое постоянное запоминающее устройство с контролем, содержащее основной и дополнительный блокиСоставитель А.ДердюгинТехред А.Кравчук Корректор С.Черни Редактор А. Шандор Заказ б 387/47 Тираж 590 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5Производственно-полиграфическое. предприятие, г, Ужгород, ул. Проектная, 4. 14430рядов через магистраль 11 к дополнительному блоку 2 памяти.Особенность режима программирования дополнительного блока памяти заключается в том, что каждый раз при5программировании необходимо формировать вместо контрольного бита контрольное слово.Второй режим (триггер 5 находится 10в нулевом состоянии, вход выборки основного блока памяти неактивен, управляющий вход коммутатора шин активен исключает обращение к основномублоку 1 памяти и обеспечивает независимое от основного блока 1 памяти обращение к дополнительному блоку 2памяти через информационные входывыходы устройства. В этом режиме информация с дополнительного блока 2 20памяти может быть. прочитана при помощи команды чтения на информационныевходы-выходы устройства через магистраль 11, включенный коммутатор б шини магистраль 12. 25Программирование в этом режимеосуществляется по тем же цепям, чтои в первом режиме.Режим независимого обращения к дополнительному блоку 2 памяти позволяет в процессе работы системы осуществлять выборку контрольной информации,тестирование контрольного оборудования (коммутатора контрольных разрядов 4 и блока 3 контроля), например,путем программирования заведомо ошибочной информации,Программирование дополнительногоблока памяти в этом режиме упрощаетпроцедуру программирования устройст 40ва, что особенно удобно при перепрограммировании больших массивов информации. Формула изобретения 45 мяти, выполненных на многоразрядныхмикросхемах памяти, в него введенытриггер, три элемента И, коммутаторшин, регистр контрольных разрядов икоммутатор контрольных разрядов, выход которого соединен с контрольнымвходом блока контроля, выход которого является контрольным выходом устройства, адресные входы коммутатораконтрольных разрядов соединены с входами элементов И и с адресными входами основного блока памяти, а информационные входы - с информационнымивходами коммутатора шин, информационными входаьи-выходами дополнительного блока памяти и выходами регистраконтрольных разрядов, информационныевходы которого соединены с выходамикоммутатора шин, информационными входами-выходами основного блока памятии являются информационными входамивыходами устройства, вход разрешениявыдачи данных регистра контрольныхразрядов соединен с входами записисчитывания основного и дополнительного блоков памяти и является входомзаписи-считывания устройства, входразрешения приема данных регистраконтрольных разрядов соединен с выходом третьего элемента И, выходы первого и второго элементов И соединенысоответственно с входами установки исброса триггера, прямой выход которорого соединен с управляющим ьходомкоммутатора шин, а инверсный - с входом разрешения обращения основногоблока памяти.
СмотретьЗаявка
4243140, 12.05.1987
ВСЕСОЮЗНЫЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ЭЛЕКТРОМЕХАНИКИ
КРАМФУС ИЛЬЯ РОМАНОВИЧ, МАСЛОВА ЖАННА РОБЕРТОВНА, СТЕПАНОВ ВИКТОР НИКОЛАЕВИЧ, УЛЬЯНОВА ЕЛЕНА КОНСТАНТИНОВНА
МПК / Метки
МПК: G11C 17/00, G11C 29/00
Метки: запоминающее, контролем, постоянное, программируемое
Опубликовано: 07.12.1988
Код ссылки
<a href="https://patents.su/3-1443031-programmiruemoe-postoyannoe-zapominayushhee-ustrojjstvo-s-kontrolem.html" target="_blank" rel="follow" title="База патентов СССР">Программируемое постоянное запоминающее устройство с контролем</a>
Предыдущий патент: Постоянное запоминающее устройство
Следующий патент: Шихта для получения микалекса
Случайный патент: Устройство для размещения новорожденного в ванне