Программируемое логическое устройство

(7) Заявитель 4) ПРОГР ИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТ Изобретение оной технике,Известны программируемые логические устройства в интегральном исполнении, состоящие иэ двух последователь-но включенных матриц, первая из которых является дешифратором входньк слов,а вторая - полем памяти, хранящим выходные слова. Каждая из матриц представляет собой набор вентилей НЕ-ИЛИ Ы.Недостаток таких устройств - нали 10чиезначительного числа общих шин.Наиболее близким техническим .решением к изобретению является устройство, состоящее из двух последовательно 1включенных матриц, каждая иэ которыхсодержит нагрузочные МОП-гранзисторы,подключенные между шиной питания исоответствующей. выходной шиной и столбцы, образованные МОП-транзисторами,30затворы которых подключены к соответствующейвходной шине, истоки - к общей шине, стоки МОП-транзисторов каждого столбца первой матрицы и стоки тносится к вычислитель 2МОП транзисторов первого и последне го столбца второй матрицы - к соответствующей выходной шине, стоки М 0 П- транзисторов остальных соседних столбцов второй матрицы подключены к одной соответствующей выходной шине 23.Однако известное устройство обладает наличием значительного числа общих шин, что приводит к усложнению устройства, увеличению занимаемой плошади, повышению стоимости,Цель изобретения - упрощение устройства, уменьшение занимаемой плоша ди и снижение стоимости.Поставленная цель достигается тем, что в программируемом логическом устройстве, состоящем из двух последовательно включенных матриц, каждая из которых содержит нагрузочные МОП транзисторы, подключенные между шиной питания и соответствующей выходной шиной и столбцы, образованные МОП гранзисторами, затворы которых подключенык соответствующей входной шине, истокиМОП-транзисторов первого столбца первой матрицы и истоки МОП-транзисторов каждого столбца второй матрицык обшей шине, стоки МОП-транзисторовкаждого столбца первой матрицы и первого и последнего столбца второй мачрицы подключены к соответствующей выходной шине, а стоки МОП-транзисторов остальных каждых двух соседнихстолбцов второй матрицы подключеньф кодной соответствующей выходной шине,в каждом из столбцов первой матрицы,кроме первого, истоки МОП-транзисторов подключены к стокам МОП-транзисторов предыдущего столбца этой матрицы.На чертеже представлена принципиальная электрическая схема программируемого логического устройства,Устройство содержит две последовательно включенные. матрицы 1 и 2,каждая иэ которых содержит нагруэочные МОП- транзисторы 3, подключенныемежду шинами 4 питания и одной из выходных шин 5 первой матрицы и, соответственно, одной из выходных шин 6второй матрицы, и столбцы .7 и 8,образованные МОП- транзисторами 3затворы кото,алых в матрице 1 подключены, соответственно, у первыхМОП-транзисторов 3 столбцов7 к первой из входных шин 9 а в матрице 2 затворы МОП-транзисторов 3каждого столбца 8 подключены, соочветственно, к одной из шин 5, которыеявляются выходными для матрицы 1 ивходными для матрицы 2, Истоки МОПтранзисторов 3 первого из столбцов 7матрицы 1 и истоки МОП-транзисторов3 каждого из столбцов 8 подключенык общим шинам 10, стоки МОП-транзисторов 3 каждого столбца 7 матрицы1 и первого и последнего иэ столбцов8 матрицы 2 подключены, соответственно, к одной иэ выходных шин5 или 6, а строки остальных каждых двухсоседних столбцов 8 подключены, соответственно, к одной из выходных шин6. В каждом иэ столбцов 7, кромепервого истоки МОП-транзисторов 3подключены к стокам МОП-транзисто ров 3 предыдущего столбца,Устройство работает следующим образом,На входные шины 9 матрицы 1 пос" тупает определенный набор двоичных сиг налов, который выбирает один иэ столбцов 7 МОП-транзисторов 3, т.е. запи рает все транзисторы этого столбца.Нагрузочные МОП-транзисторы 3, находясь в открытом состоянии, обеспечивают прохождение высокого потен циала отшины питания4 к одной иэвыходных шин 5. При этом связь указанной выходной шины с общей шиной 10отсутствует, поскольку МОП-транзисторы 3 заперты. Лалее этот сигнал пос О тупеет на одну из входных шин матрицы 2, попадая на затворы соответствующих МОП-транзисторов 3 в .толбцах 8,этот сигнал отпирает их и приводит кпоявлению низкого уровня потенциала 15 на соответствующих выходных шинах 6,поскольку указанные выходные шиныподключаются к общим шюам 4, В техже столбцах, где отсутствуют связизатворов МОП-транзисторов 3 с вход ной шиной, происходит появление высокого уровня потенциала на соответствующих выходных шинах 6, благодаря тому,что нагрузочные МОП-транзисторы 3находятся в открытом состоянии и обес печивают поступление высокого уровняпотенциала от шины питания 4 на соответствуюшую выходную шину 6.На всех выходных шинах 5, расположенных дальше от общей шины 10, чем ЗО выбранная входами сигналом шина, также появляется высокий потенциал, Поэтому для правильной работы устройства необходимо, чтобы слова, выбираемые из матрицы 2 соседними выходными шинами 5, удовлетворяли определенноМу условию поглощения, Оно заключается в том, что слово, выбираемое первой из шин 5 (т, е, соседней с обшейшиной 10) поглощает все другие, сло, во, выбираемое вторым иэ шин 5, поглощает вс; последующие (кроме первого) и т.д.Заметим, что удсвгетворить указанному условию в случае реальных дискрет ных устройств достаточно просто,для этого следует лишь расположить слова,хранимые в матрице 2, в надлежащемпорядке. При необходимости выходные,слова могут быть также разбиты на соответствующие группы, внутри каждой изкоторых указанный порядок соблюдается. Предлагаемое устройство йозволяет иметь лишь одну общую шину, приходя-" щуюся на п столбцов первой матрйцы. 55 Это упрощает схму устройства, и, при значениях Ъ 10 (которые являются характерными,для современного уровня развития интегральной технологии),5сокращает площадь интегральной схемы примерно в 1,5 раза, что снижает ее стоимость,формула изобретенияПрограммируемое логическое устройство, состоящее иэ двух последователь но включенных матриц, каждая иэ которых содержит нагрузочные МОП-транзисторы, подключенные между шиной питания и соответствующей выходной ши ной и столбцы, образованные МОП-транзисторами, затворы которых подключены к соответствующей входной шине, истоки МОГ 1-транзисторов первого столбца первой матрицы и истоки МОП-транзисторов каждого столбца второй матрийь- к обшей шине, стоки МОП-транзисторов каждого столбца первой матрицы и первого и последнего столбца второй матри 4338 6цы подключены к соответствующей выкодной шине, а стоки МОП-транзисторовостальных каждых двух соседних столбцов второй матрицы подключены к одной соответствующей выходной шине, о тл яча юш вес я тем, что, с цельюупрощения устройства, уменьшения занимаемой плошади и снижения стоимости,в каждом из столбцов первой матрицы,10 кроме первого, истоки МОП-транзисторов подключены к стокам МОП-транзисторов предыдущего столбца этойматрицы.Источники информации,д принятые во внимание при экспертизе1. Рувинский Б. И. Реализация микропрограммного автсмата на БИС.-ое Заказ 7 74 Тираж 648 И Государственного делам изобретений и Москва, Ж, Рауш Подл митета ССС открытий ая набд, по 13035