Патенты с меткой «отладки»

Номер патента: 1168937

Опубликовано: 23.07.1985

Авторы: Горбачев, Диденко, Сакун, Торгашев

МПК: G06F 11/00, G06F 9/22

Метки: микропрограмм, микропрограммное, отладки, процессора

...с вторым входом третьего элемента ИЛИ и управляющим вхондом регистра начального адреса, шестои выход блока хранения микрокоманд является управляющим выходом устройства. На фиг. 1 приведена структурная схема устройства; на фиг. 2 - временные диаграммы работы устройства; на фиг. 3 - блок-схема алгоритма работы устройства в режиме настройки.Устройство содержит регистр 1 микропрограммного адреса, блок 2 памяти микро- команд, дешифратор 3, генератор 4 тактовых импульсов, регистр 5 начального адреса, первый 6 и второй 7 коммутаторы адреса, первый 9 и второй 8 элементы И, триггер 10, счетчик 11 микрокоманд, первый 12 и второй 13 регистры ветвления, первая 14 и вторая 15 схемы сравнения, первый 16 второй 17, третий 18 и четвертый 19 элементы...

Номер патента: 1174932

Опубликовано: 23.08.1985

Автор: Грехова

МПК: G06F 11/28

Метки: отладки, программ

...регистра 4 .и Р-входомтриггера 1 О, Информационный входблока 12 регистров соединен с адресным входом устройства, а выход " свторым информационным входом мультиплексора 3.Посредством выходов блока 1 задаются тип индицируемой информации,величина задержки синхроимпульсаили номер микротакта операции, адрессинхронизации, количество обращенийпо заданному адресу или номер цикла,сдвиговый сигнал для перезаписи информации из регистра в регистр вблоке 12 регистров и иэ блока 12 регистров в индикационный регистр 4,приведение устройства в исходноесостояние,Устройство работает следующимобразом,В исходном состоянии счетчик 8, триггер 1 О, блок 12 регистров и регистр 4 индикации обнулены. Перед запуском программного устройства на блоке 1...

Номер патента: 1198525

Опубликовано: 15.12.1985

Авторы: Ионенко, Рубинштейн, Щокин

МПК: G06F 11/28

Метки: отладки, программ

...входу 21 устройства подключены первые входы четвертого и пятого элементов И 7 и 8 соответственно, первый управляющий вход дешифратора 15, третий вход первого элемента И 4 и второй вход второго элемента И 5 к входу 22 команды устройства подключен третий вход пятого элемента И 8, к .входу 23 начальной установки устройства подключен вход установки в "0" Р-триггера 13, к входу 24 установки режима подключен вход записи блока 2 оперативной памяти. К выходу 25 блока оперативной памяти подключен первый вход второго элемента И 5, к выходу 26 блока постоянной памятиподключены первый вход пер-. вого элемента И 4 и третий информационный вход блока 3 сравнения, к выходу 27 блока 3 сравнения подключен второй вход третьего элемента И 6, к выходу 28...

Номер патента: 1213482

Опубликовано: 23.02.1986

Авторы: Горелик, Гуревич, Карпишпан, Ковалева, Савинский

МПК: G06F 11/28

Метки: отладки, программ

...данных и блок 2представляют собой единый конструктив, состоящий иэ шестнадцати клавиш ввода данных и трех клавишрежима. Блок 4 синхронизации яввторым выходом 1-го запроса прерывания устройства, выход первого элемента И -го адаптера сопряжения,соединен с вторым входом элементаИЛИ и через элемент задержки - сосчетным входом счетчика адреса -гоадаптера сопряжения, х-й вход синхронизации устройства соединен с входом формирователя импульсов -го адаптера сопряжения, выход формирователя импульсов -го адаптера сопряжения соединен с тактовым входом блока сравнения, К -я группа информационных входов устройства (где Кот 2 до п)соединена с первой группой входов К-го адаптера сопряжения. 2ляется блоком формирования последовательности...

Номер патента: 1223236

Опубликовано: 07.04.1986

Авторы: Бакалец, Балакирева, Головин, Икленко, Файсканов, Юнусов

МПК: G06F 11/28

Метки: отладки, программ

...к группе адресных входов устройства для отладки программ, шинойуправления к группе управляющих входов 8 и первому управляющему выходу11 (сигнал СХИ - синхроимпульс исполнителя) устройства, шиной данных -к двунаправленной информационнойшине 12 устройства.Работа устройства для отладкипрограмм начинается с того, чтомини-ЭВМ (микро-ЭВМ) выставляет посвоей адресной шине, т.е. на вход 9устройства, код и сигнал синхронизации на вход 8 устройства СХЗ(синхроимпульс задатчика)При анализе этих сигналов дешифратор 14 вырабатывает управляющие сигналы,определяемые кодом, поступившим отмини-ЭВМ (микро-ЭВМ),Мини-ЭВМ (микро-ЭВМ) в началечитает шину управления отлаживаемого 25 30 35 40 45 50 вычислителя. Для этого мини-ЭВМ(микро-ЭВМ) подает на входы...

Номер патента: 1237528

Опубликовано: 15.06.1986

Авторы: Вахнин, Губенко, Зиброва, Корниенко, Тихонов, Шафит

МПК: B61L 17/00

Метки: горки, комплекса, отладки, сортировочной, управляющего

...блок 7 памяти, либо вручую с помощью клавиатуры видеотерминальцого блока 8 в виде последовательности кодов команд формирования нужных сигналов, содержащи информацию о времени выдачк сигналов кх значении.11 и Необходимости может быть произведена Оперативная корректировка временной дка ря(.1(1 сигналов, я также выбор оп- ределеццОГО набора сиГндлОВ В техно,ОГИ- ческкх зонах ири помошк Видеотерминальпго олока 8. Это осуществляется следующим образом. Из запоминаю(цего блока 6 на цкдеотерминяльцый блок 8 ПО(пине 3 данных ;оступает информация о времени спабаты 1237528Управляющая команда от блока 1 вывода дискретных сигналов поступает через мультиплексор 25 на регистр 26 команды, причем адресная и информационная части команды поступак)т на...

Номер патента: 1238086

Опубликовано: 15.06.1986

Авторы: Аверин, Богданова, Будовский, Бурковский, Зобин, Сташков

МПК: G06F 11/28

Метки: отладки, программ

...режимного сигнала на первомвходе блока 7 (низкий уровень). Сигнал с выхода элемента 50 через второйвыход блока 7 поступает на вход синхронизации регистра 9 и фиксируетв нем состояние входов 10 устройства,на которых в этот момент присутствует код адреса. Этот же сигнал, задержанный на элементе 51 на время, необходимое для установки адреса в ре.гистре 9, поступает на вход установки триггера 48 в единичное состояние,которое запрещает прохождение. синхросигнала с второго входа блока 7 черезего элемент 50. Кроме тога, положительный сигнал с выхода элемента 51через третий выход блока 7, второйсинхронизирующий вход блока 8, второйвход элемента 32 Формируется и инвертируется на элементах 33 и 34 соответственно и через седьмой выход...

Номер патента: 1242915

Опубликовано: 07.07.1986

Авторы: Лаптев, Маруев, Снедков

МПК: G05B 19/18

Метки: отладки, подготовки, программ

...блока 1 управления информационных выходов блоков 3, 5 и 7 к информационному входу блока 3.Блок 5 ручного ввода содержит ручную клавиатуру для ввода программы. Блок 6 ввода-вывода обеспечивает ввод программы с программоносителя. Вычислительный блок 7 формирует и суммирует для каждого кадра программы контрольное число ло модулю 10.Адаптер 8 связи служит для передачи кода программы исполнения с блока 1 управления к станку с ЧПУ и команды управления от адаптера 8 связи в блок 1 управленияБлок 12 графического отображения информации .предназначен для прочерчивания предполагаемой траектории исполнительного органа станка с ЧПУ при вводе оператором новой программы и ее отладке. Блок 13 прерыванияснеобходим для организации одновременного...

Номер патента: 1242965

Опубликовано: 07.07.1986

Авторы: Бадашин, Ланда, Леонтьев, Палагин, Сигалов

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...выхода 68 регистра 16 поступает на соответствующую шину отлаживаемой микроЭВМ.Затем дешифратор 11 вырабатывает сигнал обращения к отлаживаемой микро- ЭВМ, При совпадении этого сигнала с сигналом "Блокировка", сигнал уровня логической "1" с выхода элемента И 26 через одновибратор 28 устанавливает по единичным входам триггеры 29 и 30Сигнал уровня логической "1" поступает на вход элемента И 32, а сигнал уровня логического "0" с нулевого выхода триггера 29 поступает на вход элемента ИЛИ 33, Так как в начале машинного цикла управляющей . микроЭВМ сигналы вьдачи информации (поступает на второй вход элемента И 32) и приема информации (поступает на второй вход элемента ИЛИ ЗЗ) отсутствуют (логический "0"), на выходе элемента И 32 и на выходе...

Номер патента: 1246100

Опубликовано: 23.07.1986

Автор: Игнатович

МПК: G06F 11/28

Метки: отладки, программ

...равным 56;10 Из описанного видно, что при каж дом неравенстве двух последователь-, ных адресов команд программы в блок 12 записываются адреса (откуда и куда) выполняемых команд и вне зависимости относятся команды к одной или 55 разным программам. Так продолжается до тех пор, пока программа не остановится или работу ЭВМ остановит на вход элемента 21 задержки, которьп предназначен для выработкипотенциала (после установки значений в счетчике 7 первого перехода,т.е, больше чем время задержкитретьего элемента 20 задержки, и врегистре 11 второго перехода) на управляющий первый вход первого коммутатора 8, для коммутации информациис первого входа первого коммутатора8 на информационный вход блока 12.Это означает, что адрес команды программы...

Номер патента: 1247877

Опубликовано: 30.07.1986

Авторы: Рахлин, Савченко, Тарасенко, Торошанко, Швец

МПК: G06F 11/36

Метки: микроэвм, отладки

...ввода 14.Тестовая проверка узлов производится с помощью специализированных программ, написанных в соответствии со спецификой тестируемых узлов мик- роЭВМ и записанных в ПЗУ 27.Циклическое выполнение какой-либо команды микропроцессора производится, когда блок режимов адресации 25 разрешает обращение только к ТЗУ 28, При этом на всех тумблерных регистрах ТЗУ 28 должен быть набран код проверяемой команды.Ввод - вывод информации с внешних устройств производится с помощью блока сопряжения с внешними устройствами Зб через шину сопряжения с внешними устройствами 37. Обращение к внешним устройствам происходит при появлении сигналов на 11 или 12 выходах микроЭВМ и адреса внешнего устройства на шине адреса 8. При этом коммутатор 13 выдает на...

Номер патента: 1251087

Опубликовано: 15.08.1986

Авторы: Беспалов, Зельченко, Никитин, Рахманин, Шагулин

МПК: G06F 11/28

Метки: отладки, программ

...осуществлена запись, одинаковы. Значение информации, записанной в выбранном разряде блока 7 памяти, 20 определяется трассой (ориентированным графом) адресов, используемых в процессе отладки. При этом под вершинами трассы поднимаются адреса условных переходов, 25Затем в режиме считывания с помощьюФблоков 8 и 5 в регистрах 31 блоков 14 и 16 устанавливается одинаковый код. Появление из магистрали 11 обмена на первых входах блоков 9 и 10 30 базового адреса, соответствующего значения кода, установленного в Регистрах 31 блоков 9 и 10,. а также текущего адреса и сигнала считывания в режиме ,считывание ведет к прохождению адрес-З 5 ного кода и сигнала считывания через блоки 9 и 1 О на соответствующие входы блоков 6 и 7 памяти.При наличии на...

Номер патента: 1254492

Опубликовано: 30.08.1986

Авторы: Берсон, Горелик, Левин, Шеянов

МПК: G06F 11/28

Метки: отладки, систем, цифровых

...буферного регистра 5. По этому сигналу принятый код фиксируется буФерным регистром 5 и отображается блоком 11 индикации,10 50 Вшифратора 17 кода времени. Выходэлемента НЕ 18 соединен с входомстробирования дешифратора 17 кодавремени.Группа элементов НЕ 16 предназначена для Формирования сигналовстробирования блоков 14 сравнения.Выходы инверторов 16 соединены свходами стробирования блоков 14 сравнения.Элемент 19 задержки предназначендля задержки сигнала конца приемас управляющего выхода блока 1 согласования и формирования сигнала стробирования дешифратора 4 команд и 15блока 10 сравнения. Вход элемента19 задержки соединен с управляющимвыходом блока 1 согласования, а выход соединен с входами стробирования дешифратора 4 команд и блока 2010...

Номер патента: 1262671

Опубликовано: 07.10.1986

Авторы: Виноградов, Исаенко

МПК: H02M 7/72

Метки: отладки, преобразователя

...и первым 4 и вторым 5 индивидуальным тиристорам путем подачи 35 однофазиого испытательного напряжения соответственно на выводы 9,1 или 2. При подаче напряжения на выводы 1 или 2 проверяют распределение напряжения соответственно на первых 40 4 и вторых 5 индивидуальных тиристорах в катодной и анодной группах.Отладку на первом дополнительном этапе осуществляют после отключения перемычек, соединения в каждом плече 45 выводов 8 и 1 О, 9 и 11, включения приборов для измерения тока в резисторные и резнсторно-конденсаторные цепочки, присоединения выводов 1 и 2 трансформатора к соответствую щим входам преобразователя, включения его в работу на повышенном напряжении путем подачи рабочего напряжения.на трансформатор и включения системы...

Номер патента: 1275452

Опубликовано: 07.12.1986

Авторы: Андреева, Архипов, Корнышев, Максимов

МПК: G06F 11/28

Метки: отладки, программ

...8 вырабатывает сигнал, поступающий через элемент И 11 на 5счетный вхбд счетчика 10 циклов. После отсчета заданного в нем количества циклов прохода через "помеченную" команду (т.епри равенстве содержимого счетчика нулю), счетчик 10 0 вырабатывает сигнал, включающийтриггер 13 останова, Таким образом, осуществляется останов в команде, которая следует через заданное количество тактов от "помеченной" команды, после прохождения заданного количества циклов через эту команду, что особенно удобно при проверке и отладке программ с циклическими участками. 20Контроль адреса "помеченной" команды, адреса текущей команды, самой команды или информации от внешнего устройства (шина 28) производится с помощью мультиплексора 12, ре гистра 9, регистра 14...

Номер патента: 1280636

Опубликовано: 30.12.1986

Авторы: Ваврук, Захарко, Мельник, Цмоць

МПК: G06F 11/28

Метки: отладки, программ

...блока 2 в память устройство подготавливаетсяк следующему циклу (установка н единичное состояние триггера 10) аналогично указанному. Режим проверки работы программыпо всем адресам переходов задается 35сигналами единичного и нулевого уровня соответственно по входам 18,и 18 .При работе устройства в режиме 11регистр 34 предварительно обнуляется, 40а триггер 15 устанавливается в еди-"ничное состояние (сигналы установкина фиг. 1 и 2 не приведены), В блоке 27 предварительно записываютсяадреса переходов: при обработке 45первого перехода (Пр 1) программа может продолжать работу по двум разным ветвям программы к точкам следующих переходов (Пр 2, ПрЗ). Из точекпереходов Пр 2 и ПрЗ программа можетпродолжать работу соответственно кточкам переходов Пр...

Номер патента: 1280637

Опубликовано: 30.12.1986

Авторы: Аверьянова, Гулько, Пономарчук, Севериновский, Соколенко

МПК: G06F 11/28

Метки: отладки, программ

...элемент И 1 о прохождении кодакоманды по входу 16 и сигнал "Контроль" на выход устройства. В том случае, когда объем отлаживаемой памяти БПП 14 превышает объем памяти блока 13 или же отлад- ка программ выполняется отдельными массивами, на регистрах 2 устанавливается адрес зоны БПП 14, которую необходимо заменить памятью блока 13. Количество регистров 2 определяется размером зоны памяти отлаживаемого БПП 14. Например, если объем отлаживаемого БПП 14 соответствует иразрядам, а объем памяти блока 13 соответствующим ш=13 разрядам адреса, размер зоны памяти выбран соответствующим 1 сразрядам адреса, тогда количество регистров 2 равно 2 =16. Шифратор 6 адреса выполняет преобразование и=7 старших разрядов адреса отлаживаемого БПП 14 в ш=4...

Номер патента: 1282139

Опубликовано: 07.01.1987

Авторы: Бадашин, Ланда, Леонтьев, Палагин, Сигалов

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...26. После появления натретьем выходе счетчика 26 сигнала высокого уровня через элемент ИЛИ 31 вырабатывается сигнал "Захват" для отлаживаемой микроЭВМ, После этого управляющая микроЭВМ может считать из блока памяти команд записываемое в коде выполнения программы содержимое внутренних узлов микропроцессора отлаживаемой микроЭВМ. Чтение информации производится аналогично режиму записи.После обмена информацией с внутренними блоками устройства отладки, памятью отлаживаемой микроЭВМ и внутренними узлами микропроцессора отлаживаемой микроЭВМ управляющая мик- роЭВМ переводит устройство отладки в режим прогона программы. Для этого в регистре 16 снимаются сигналы "Сброс", "Захват", "Блокировка" и устанавливается уровень лог. "1" сигнала...

Номер патента: 1285482

Опубликовано: 23.01.1987

Авторы: Иванов, Уржумсков, Шалагинов

МПК: G06F 11/26

Метки: микропроцессорных, отладки, систем

...микроЭВМ 4 должна считать адрес, выданный микропроцессором на шину адресов, т.е, произвести ввод информации, следовательноСИМ = 1. При приходе отрицательногостроба ВВ на выходе элемента И-НЕ22 появляется сигнал низкого уровнякоторый поступает на вход ЧТ 8.4интерфейса 8. При этом происходитпередача старшего байта адреса,присутствующего на шине 1 адресов, спервого канала интерфейса на канал8.3 и через канал данных он вводится в микроЭВМ 4.После ввода старшего байта микроЭВМ 4 снимает сигналы с канала адресов и сигнал ВВ. При этом снимаютсясигналы СИП ( без задержки) и сигнал ЧТВторым шагом программы обработкипрерывания вводится младший байтадреса, что происходит аналогично,с той разницей, что биты АО и А 1 определяют...

Номер патента: 1288701

Опубликовано: 07.02.1987

Авторы: Колосов, Нурулин, Туккель

МПК: G06F 11/28

Метки: отладки, программ, программным, систем, управлением, числовым

...выходов ЭВМ 1. Слово состояния релейных выходов блока 1 передается в блок 2 через выход 16 блока 1 и вход 19 блока 2 (фиг. 1) На основе принятого слова и слова состояния модели релейной части станка формируется слово состояния релейных выходов блока 2 (блок 24), которое через выход 17 блока 2 и вход 18 блока 1 (фиг. 1) передается в блок 1 как реакция модели релейной части станка на принятые сигналы управления электроавтоматикой.Если есть запрет движения со стороны модели релейной части станка (блок 35), происходит переход к блоку 36 для выдачи запрета движенияв блок 1, а блок 2 переходит в режим диагностики (блок 37), позволяющий выяснить причину и место останова. В блоке 26 формируется величина реальной координаты Ощ на основе...

Номер патента: 1290329

Опубликовано: 15.02.1987

Авторы: Ланда, Палагин, Сигалов

МПК: G06F 11/36

Метки: блоков, отладки, программно-аппаратных

...ИЛИ 197.Устройство работает под управлением управляющей микроЭВМ, в качестве которой может быть испОльзована, 55например, микроЭВМ УВС, и обеспечивает отладку устройства на основемикропроцессоров, например К 580 ИК 80или 8080, Системная шика управляющей1290329 5 10 5 20 5памяти разбивается на 16 сегментов,определяемых четырьмя старшими разрядами адреса. Для каждого сегмента указывается, какой сегмент памяти управляющей микроЭВМ соответствует данному сегменту памяти отлаживаемой микроЭВМ. Эта информация записывается в ЗБ 3 переадресации по информационным шинам управляющей микро- ЭВМ подключенным к информационным входам ЗБ 3 переадресации через информационные входы-выходы 118, Адрес, по которому записывается эта информация,...

Номер патента: 1290334

Опубликовано: 15.02.1987

Авторы: Корбашов, Семин

МПК: G06F 11/28, G06F 11/30

Метки: отладки, программ

...1 числа, затем блок управления производит опросблока 6 ассоциативной памяти, ИС 1сравнивается одновременно с содержи 7 гмым всех ячеек блока 6 (блоки 41-47алгоритма),В том случае, если ИС 1 не совпадает с содержимым ячеек блока 6 ассоциативной памяти, то цикл работыустройства заканчивается, оно переходит в состояние ожидания ИС 1 следующей выполненной команды (блоки48,33,40,41 алгоритма). Если ИС 1совпадает с содержимым несколькихячеек блока 6 ассоциативной памяти,то блок 6 вырабатывает сигнал многократного совпадения, который воспринимается блоком 8 микропрограм,много управления как сигнал неис,правности и производит останов устройства по неисправности (Р ) 1,блок 49 алгоритма), сигнал "Останов по неисправности" выдается навыход 13,2...

Номер патента: 1293732

Опубликовано: 28.02.1987

Авторы: Богданова, Будовский, Бурковский, Кравченко, Кроль, Семенова, Ходаковский

МПК: G06F 11/28

Метки: отладки, программ

...состояние триггера 14.Разрешающий потенциал с выхода эле 1293732 8мента И 91 поступает через второйвход элемента ИЛИ 85 на третий входэлемента И 12 1, на первом входе которого присутствует синхроимпульс Т 4с входа 61.4 блока 11, а на второмего входе - состояние счетчика 34 -"05". Сигнал с выхода элемента И 12поступает на выход 68 блока 11 и через второй вход элемента ИЛИ 90 - навыход 79.1 блока 11. Если указанноепрерывание присутствует, то работаустройства блокируется до тех пор,пока прерывание не снимается. Эасчет того, что триггер 12 находитсяв исходном состоянии, выход с его нулевого плеча (первый выход) формируетразрешающий сигнал на первых управляющих входах 4 коммутаторов 8-10, авыход с его единичного плеча (выход 2)...

Номер патента: 1295402

Опубликовано: 07.03.1987

Авторы: Бакалец, Головин, Насруллаев, Файсканов

МПК: G06F 11/28

Метки: отладки, программ

...из первого 7 и второго 8 блоков памяти, т.е. выбираются ячейки с адресами 1 и 0 (Фиг.З и Изобретение относится к высилите- фиг.4). На выходах первого 7 и вто=льной технике и может быть испольэо- рого 8 блоков памяти появляется совано для автоматизированной отладкипрограмм и построения специализированных отладочных комплексов. манды, операнда), которая поступаетЦелью изобретения является повы- на соответствующие входы первого 1шение производительности при отладкепутем уменьшения объема исследуемойинформации за счет исключения из еесостава информации по многократно 10повторяющимся циклам,На Фиг.1 представлена блок-схемаустройства для отладки программ, нафиг,2 - пример задания трассы программы; на фиг.З - содержимое третьего и...

Номер патента: 1297064

Опубликовано: 15.03.1987

Авторы: Гуляев, Киселев, Садомов

МПК: G06F 11/28

Метки: отладки, программ

...команд.При выполнении программы выборкиРОН и указателя УС (фиг.7) в томслучае, когда обращение к оперативной памяти 45 происходит не по стековым операциям, основным признакомвазделения оперативной и постояннойпамяти является разряд МА 7, для элемента 45 МА 7 в "0", для элемента МА 7=) "1". Поэтому первая команда постоянной памяти (46)которая осуществляет запись пары регистров Н,Ь в оперативную память (45), содержит в третьем байте команды признакМА 7 =1,Команды 6-8 служат для восстановления указателя стека микроЭВМ в результате выполненных стековых команд(фиг.7). Количество стековых опера Оций РОН -+ стек, стек - +РОН одинаково, поэтому реверсивный счетчик 54возвращается в исходное состояние.Последняя команда "КЕТОВА" возвращает...

Номер патента: 1298752

Опубликовано: 23.03.1987

Авторы: Виноградов, Павлов, Сараф

МПК: G06F 11/28

Метки: отладки, программ

...обеспечивает запись поадресу, сформированному на входах 3,значения логического нуля. После этого весь объем второго блока 19 будетзаполнен нулями, что соответствуетзапрещению записи в первый блок 1 памяти всех команд иэ системы команд.Далее на адресных входах 2 устройства формируется код, который, поступая на вход дешифратора 18, устанавливает на первом и втором выходах дешифратора 18 уровни логической единицы. На входах 3 устройства формируется код той команды, которую надозапомнить в первом блоке 1 памяти во 15время трассировки программ. Этот кодкоманды сопровождается стробом навходе 20 устройства, который, поступая на вход второго блока 19 памяти,обеспечивает запись по адресу, сформированному на входах 3, значениялогической...

Номер патента: 1315984

Опубликовано: 07.06.1987

Авторы: Ланда, Палагин, Сигалов, Скринник

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...внутренних шин устройстваотладки на шины управляющей микроЭВМ через блок элементов И 28 припрямом доступе отлаживаемой микроЭВМк памяти управляющей микроЭВМ и при.чтении информации из отлаживаемоймикроЭВМ. Узлы реализуют следующиелогические выражения:элемент 2 И-ИЛИ 30 у (х Лх )Ъ(х л х),няется на противоположное, так как в соответствии с выражениями (3) и (5) блок элементов И 35 блокируется, а блок элементов И 39 стробируется. Сигналы с информационных шин отлаживаемой микроЭВМ через блок элементов И 39 поступают на внутренние шины 117 данных, а оттуда через блок элементов И 28, который стробируется в соответствии с выражением (1), поступают на информационные шины управляющей микроЭВМ через входную шину данных. Таким образом, информация...

Номер патента: 1317443

Опубликовано: 15.06.1987

Авторы: Асанов, Ветошкин, Моисеенков

МПК: G06F 11/28

Метки: отладки, программ

...3 условия устанавливаетсятогда, когда информация, передаваемая МП по магистрали, совпадает сзаданной на входе блока 17 сравнения,и может сбрасываться сигналом сбросас входа 9, Если переключатель 4 ус-тановлен в положение, соответствующее режиму работы или режиму останова по условию, то триггер 1 установится по соответствующему условию.При поступлении на вход 20 устройства сигнала разрешения обмена, указывающего на выдачу МП адреса в магистраль, фиксируется состояние шиныадреса данных в первом регистре 5 иустанавливается триггер 11, которыйвыставляет сигнал требования прямогодоступа к памяти (ПДП),Во время обмена данные, передаваемые по магистрали, фиксируются во втором регистре 6 по сигналам на входах23 и 24, По окончании обмена...

Номер патента: 1317444

Опубликовано: 15.06.1987

Авторы: Бакалец, Бушля, Головин, Григорьян, Декусар, Нусратов, Угаров, Файсканов, Юнусов

МПК: G06F 11/28

Метки: отладки, программ

...типа "б" возбуждается второй выход дешифратора 2, сигнал с которого поступает на вход мультиплексора 15, в результате 30 чего последний коммутирует на группу 23 информационных выходов устройства информацию с группы 19 информационных входов устройства,При поступлении кода типа "в" возбуждается третий выход дешифратора 2, сигнал с которого поступает на вход мультиплексора 15, в результате чего мультиплексор 15 коммутирует на группу 23 информационных выходов уст- Ю ройства информацию с третьей группы своих входов, т,е, сигнапы с управляющих входов 22, 21 и 20 устройства и сигнал с выхода схемы 10 сравнения. 45 При поступлении кода типа "г" возбуждается четвертый выход дешифратора 2, сигнал с которого поступает на вход мультиплексора 15,...

Номер патента: 1319038

Опубликовано: 23.06.1987

Автор: Вайнштейн

МПК: G06F 11/28

Метки: отладки, программ

...записано последнее состояние счетчика, запись информации в блок 13производится в ту ячейку, в которуюона должна была бы записаться, если бы прерывания не было, Таким образом,достигается полное соответствие между информацией блока 1 З,и процессами, происходящими в магистрали припрогоне отлаживаемой программы, независимо от количества прерываний,режима работы устройства и воздействия оператора на это устройство. Наличие блока 13 с соответствующими схемами управления обеспечиваетзапись информации о состоянии магист 5 13Состояние коммутационных элементов а, Ъ, с блока 1 задает режимы останова: а - 1, Ь, с - безразлично - останов по выходному сигналу блока 7 сравнения (первый режим); а - 2, Ъ - 1, с - останов по прохождению заданного...