Устройство для отладки программ

(72) С,А.Бак 4-2 Бю Р 9структорскоеопытным проиибернетики ое коикатута В.Головин, ,Файсканов мая в виде кжащих адрес,в третьем 7мяти хранитс информ состав тново соки понто держи ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ИСАНИЕ ИЗОБР ОРСКОМУ СВИДЕТЕЛЬСТВ алец, Н.Н.Н.Насруллаев и Б.Ф(56) Авторское свидетельство СССР В 754419, кл. С 06 Г 11/22, 1979.Авторское свидетельство СССР 1030805, кл. С 06 Р 11/22, 1982. (54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАИМ (57) Изобретение относится к вычислительной технике и может быть использовано для автоматизированной отладки программ и построения специализированных отладочных комплексов. Целью изобретения является повышение производительности отладки программ путем уменьшения объема исследуемойации за счет исключения иэ ее а информации по многокраряющимся циклам. Устройст т первый 1 и второй 2 бло сравнения, коммутатор 3, элемент ИЛИ 4, элемент И 5, регистр 6, третий 7, четвертый 8, первый 9 и второй 10 блоки памяти, информационный вход 11 устройства, синхровход 12 устройства информационный выход 13 устройства, управляющий выход 14 устройства. В первом 9 и втором 10 блоках памяти хранится трасса программы, задаваеонтрольных точек, содеркоманду и/или операнд,и четвертом 8 блоках лая последовательность адресов контрольных точек, выбираемых иэ первого 9 и второго 10 Ълоков памяти. Устройство отслеживает и вет-, с вления программы, что определяется наличием двух блоков сравнения, ко торые сравнивают текущее состояние информационного входа 11 устройства Сю с двумя возможными точками, поступающими из первого 9 и второго 10 блоков памяти. В зависимости от того, через какую контрольную точку проходит программа, с помощью коммутатора 3 выбирается следующий адрес ад- Ь ресов контрольных точек. 4 ил. О1295402 2 ответственно информация А 1 и НК (несуществующая комбинация адреса, кои второго 2 блоков сравнения, надругие входы которых поступают сигналы с информационного входа 11 устройства, на который поступают сигналы с шин отлаживаемой вычислительной машины, Появление информации на информационном входе 11 устройства соЪ нровождается синхросигналами, поступающими на синхровход 12 устройства. Информация, поступающая на информационный вход 11 устройства, постоянно сравнивается первым 1 и вторым 2 блоками сравнения с информацией,считываемой с первого 7 и второго 8блоков памяти. При появлении на информационном входе 11 устройства состояния А 1 первый блок 1 сравнения вырабатывает на своем выходе сигнал, который поступает на управляющий вход коммутатора 3, в результате коммутатор 3 подсоединяет к информационному входу регистра 6 информацию с выхода третьего блока 9 памяти. Одновременно сигнал с выхода первого блока 1 сравнения через элемент ИЛИ 4 поступает на вход элемента И 5, разрешая прохождение синхроимпульса с синхровхода 12 устройства на стробирующий вход регистра 6. При поступлении синхроимпульса на синхровход, 12 устройства происходит запись в регистр 6 информации, стоящей на его информационном входе, в указанном случае 1 (фиг.З). С выхода регистра 6 новый адрес поступает на адресные входы третьего 9 и четвертого 10 блоков памяти, из которых происходит выборка ячеек с адресом 1. Информация с выходов третьего 9 и четвертого 10 блоков памяти (фиг.З, соответственно 2 и 5) поступает на соответствующие адресные входы первого 7 и второго 8 блоков памяти, из которых соответственно выбираются контрольные точки А 2 и А 5 (фиг 4) и поступают соответственно на входы первого 1 и второго 2 блоков сравнения. Таким образом, устройство остается в ожидании появления на информационном входе 11 устройства информации А 2 или А 5 (фиг.2), Если, например, появилась контрольУстройство работает следующим образом.В начальном состоянии регистр 6 обнулен (вход начальной установки не показан). Сигналы с выхода регист. ра 6, поступая на адресные входы третьего 9 и четвертого 10 блоков памяти, выбирают ячейки с нулевым адресом. Информация, считываемая с выходов третьего 9 и четвертого 10 блоков памяти, является адресом .ячеек, выбираемых из первого 7 и второго 8 блоков памяти, т.е. выбираются ячейки с адресами 1 и 0 (Фиг.З и Изобретение относится к высилите- фиг.4). На выходах первого 7 и вто=льной технике и может быть испольэо- рого 8 блоков памяти появляется совано для автоматизированной отладкипрограмм и построения специализированных отладочных комплексов. манды, операнда), которая поступаетЦелью изобретения является повы- на соответствующие входы первого 1шение производительности при отладкепутем уменьшения объема исследуемойинформации за счет исключения из еесостава информации по многократно 10повторяющимся циклам,На Фиг.1 представлена блок-схемаустройства для отладки программ, нафиг,2 - пример задания трассы программы; на фиг.З - содержимое третьего и четвертого блоков памяти дляуказанного примера задания трассыпрограммы, на фиг4 - то же,для первого и второго блоков памяти.Устройство (фиг.1) содержит первый 1 и второй 2 блоки сравнения,коммутатор 3, элемент ИЛИ 4, элементИ 5, регистр 6, первый 7, второй 8,третий 9 и четвертый 10 блоки памяти, информационный вход 11 устройства, синхровход 12 устройства, инФормационный выход 13 устройства,управляющий выход 14 устройства.Трасса программы (Фиг.2) задается ввиде блоков, каждый из которых представляет собой контрольную точку(адрес, команда или операнд), Обозначения блоков А -А введены для обелегчения сопоставления трассы программы с ее заданием в блоках памяти. 35Перед отладкой программы ее вариантная трасса задается в виде графа(фиг,2). В третьем 9 и четвертом 10блоках памяти формируется информацияо трассе прохождения программы по 40контрольным точкам. В первом 7 ивтором 8 блоках памяти записываютсясами контрольные точки (адрес, коман"да, операнд),129540 3ная точка А 5, срабатывает второй1блок 2 сравнения и с его выхода сигнал поступает на другой управляющий вход коммутатора, в результате на информационный вход регистра подается информация с выхода четвертого блока 10 памяти. Одновременно сигнал с выхода второго блока 2 сравнения через элемент ИЛИ 4 поступает на вход элемента И 5, разрешая прохождение 10 синхроимпульса с синхровхода 12 устройства на стробирующий вход регистра 6. При поступлении синхроимпульса происходит запись в регистр 6 информации, стоящей на его информационном выходе, т.е. 5. Из третьего 9 и четвертого 10 блоков памяти происходит выборка ячеек с адресом 5. Информация с выбранных ячеек (фиг.3,6 и О) поступает на адресные входы соответ ственно с первого 7 и второго 8 бло= ков памяти, из которых выбираются контрольные точки соответственно А 6 и НК.Сигнал, поступающий на стробирующий вход регистра 6, одновременно поступает на управляющий выход 14 устройства. Сигнал с управляющего выхода 14 устройства может быть использован для останова отлаживаемой ЗО программы или идентификации момента прохождения контрольных точек.Выход регистра 6, кроме адресных входов третьего 9 и четвертого 10 блоков памяти, поступает также на 35 ийформационный выход 13 устройства и может быть использован для индентификации места прохождения программы на ее трассе.Формула изобретения 40Устройство для отладки программ, содержащее первый блок сравнения,2 4элемент ИЛИ, элемент И, регистр,первый и второй блоки памяти,.причемтактовый вход устройства соединенс первым входом первого элемента И,выход первого блока памяти соединенЧ первым информационным входом первого блока сравнения, о т л и ч а -ю щ е е с я тем, что, с целью повышения производительности при отладке, в устройство введены второй блоксравнения, коммутатор, третий и четвертый блоки памяти, причем информационный вход устройства соединенс вторым входом первого блока сравнения и первым входом второго блокасравнения, выход которого соединенс первым входом элемента ИЛИ и первым управляющим входом коммутатора,выход первого блока сравнения соединен с вторым управляющим входомкоммутатора и вторым входом элемента ИЛИ, выход которого соединен свторым входом элемента И, выход элемента И соединен с входом записирегистра и является выходом индентификации контрольной точки устройства, выход коммутатора соединен с информационным входом регистра, выходвторого блока памяти соединен с вторым входом второго блока сравнения,выход регистра соединен с адресными входами третьего и четвертого блоковпамяти и является адресным выходомустройства, выход третьего блока памяти соединен с адресным входом первого блока памяти и с первым информационным входом коммутатора, выходчетвертого блока памяти соединен садресным входом второго блока памяти и с вторым информационным входомкоммутатора.1295402 галов Корректор В. Бутяга Редак аказ 619/56В Г по дела113035, М оизводственно-полиграФическое предприятие, г.ужгород, ул.Проектная,А СЛС ЛТираж 673 Подписноедарственного комитета СССРизобретений и открытийсква, Ж, Раушская наб., д.4/5