Устройство для отладки программ

(19) 43 504 С 06 Р 11/2 ТЕНИ сег В 2 8. 1 УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ ИОТНРЫТИЙ ОПИСАНИЕ ЮТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРУ 1174932, кл. С 06 Р 11 /28, 1983Вгцсе К, А йда 8 позг 1 с щодц 1 йеи Гог где 1.81-11/2 пп.сгосотар- "Сощрцгег йезддп". 1980,8, р,121-124. 54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГР 57) Изобретение относится к вычи ительной технике и может быть ис ользовано при настройке и отладк программного обеспечения микропроцессорных систем. Целью изобретения является повышение производительностипри отладке. В состав устройствавходят триггер 1 управления, триггер2 продолжения, триггер 3 условия,переключатель 4 режима, первый 5,второй 6 регистры, триггер 11,прямого доступа, элемент И 13, элементИЛИ 14, триггер 15 захвата, элемент16 задержки, блок 17 сравнения. Сущность изобретения состоит в обеспечении возможностиприостанавливать ходвычислительного процесса в требуемыхточках, а также фиксировать в регистрах 5 и 6 состояние магистрали адреса и данных. 2 ил.317443 50Изобретение относится к вычислительной технике и может быть использовано при настройке и отладке программного обеспечения микропроцессорных систем.5Целью изобретения является повышение быстродействия при отладке,На фиг,1 изображена функциональная схема устройства для отладкипрограмм; на фиг,2 - временная диа- Юграмма, Лоясняющая принцип построения и работы предлагаемого устройства.Устройство для отладки программсодержит триггер 1 управления, триггер 2 продолжения, триггер 3 условия,переключатель 4 режима, первый 5 ивторой 6 регистры, выход 7 второгорегистра, вход 8 информационный, вход9 сброса устройства, вход 1 О пуска 20устройства, триггер 11 прямого доступа, выход 12 первого регистра, элемент И 13, второй элемент ИЛИ 14,триггер 15 захвата, элемент 16 за.держки, блок 17 сравнения, выход 18 25останова устройства, вход 19 заданиярежима устройства, вход 20 началаотладки устройства, выход 21 сопровождения данных устройства, вход 22начальной установки, вход 23 записи, 30вход 24 чтения устройства и первыйэлемент ИЛИ 25, .Триггеры 11 и 15 обеспечивают захват магистрали микропроцессорной системы согласно интерфейсу МПИ в соответствии сусловием, которое задается переключателем 4 режима. Одним изусловий может быть совпадениеинформации на информационном входе 408 устройства с заданной на соответствующем входе блока 17. Состояниевыхода блока 17,фиксируется в триггере 3, Магистраль системы захватывается устройством и удерживается 45до тех пор, пока сигналом на входе10 не будет установлен триггер 2продолжения, при этдм магистральосвобождается, микропроцессор (МП)выполняет один цикл обмена послечего она опять захватывается устройством. Регистры 5 и 6 фиксируютсостояние входа 8 устройства во время обмена, при этом регистр 5 фиксирует передаваемый адрес, а регистр6 - данные,Выходы регистров 5 и 6 являютсявыходами устройства для индикации состояния контролируемой магистрали,2Переключателем 4 могут быть заданы три режима работы устройства. Водном иэ положений обеспечиваетсявыдача на вхоц Б-триггера 1 сигналаустановки, в другом - к входу Б-триггера 1 подключается выход триггера3, в третьем - состояние входа 8 триггера 1 остается безразличным.В последнем случае устройство не оказываетвлияния на работу МП (автоматический режим).Работа устройства основана напринципе блокировки МП с помощью ре-.жима прямого доступа к памяти (ПДП)и рассматривается на примере реализации для микро-ЭВМ, имеющих интерфейс МПИ ОСТ 11.305,903-80,По сигналу начальной установки 22,поступающему на вход устройства,происходит установка в исходное положение триггера 1 управления, триггера 15 захвата и через элемент ИЛИ14 - триггера 11, Переключателем 4режима может быть установленодин изтрех режимов работы: автоматический,шаговый или останова по условию. Приэтом к единичному входу триггера 1подключается сигнал установки из переключателя 4 или выход триггера 3условия, на вход триггера 1 подаетсяпотенциал, не меняющий его состояния.Триггер 3 условия устанавливаетсятогда, когда информация, передаваемая МП по магистрали, совпадает сзаданной на входе блока 17 сравнения,и может сбрасываться сигналом сбросас входа 9, Если переключатель 4 ус-тановлен в положение, соответствующее режиму работы или режиму останова по условию, то триггер 1 установится по соответствующему условию.При поступлении на вход 20 устройства сигнала разрешения обмена, указывающего на выдачу МП адреса в магистраль, фиксируется состояние шиныадреса данных в первом регистре 5 иустанавливается триггер 11, которыйвыставляет сигнал требования прямогодоступа к памяти (ПДП),Во время обмена данные, передаваемые по магистрали, фиксируются во втором регистре 6 по сигналам на входах23 и 24, По окончании обмена по магистрали МП устанавливает сигнал предоставления ПДП (19), который вызывает установку триггера 15. Выходнойсигнал триггера 15 выставляется налинию 21 подтверждения захвата магистрали, Сигналом по линии 21 сбрасы 3 13174 вается триггер 11 и снимается сигнал останова устройства (18). МП не может начать очередной цикл обмена до тех пор, пока не будет снят сигнал 21 подтверждения захвата, поэтому, содержимое регистров 5 и 6 (т.е. информация, переданная по магистрали) доступно для анализа. Триггер 15 сбрасывается сигналом с выхода триггера 2 продолжения работы, который уста навливается пользователем фронтом сигнала "Пуск" по входу 10 и сбрасывается сигналом со,своего выхода, поступающим на нулевой вход триггера 2 через элемент 16 задержки. 15После снятия сигнала 21 весь описанный цикл повторяется.Если переключатель 4 установлен в автоматический режим, устройство не оказывает влияния на работу МП. 20Микропроцессор инициирует обмен по магистрали, выставляя на шину адрес памяти или регистра внешнего устройства, подключенного к магистрали. Выдача адреса сопровождается сигна лом ОБМ (фиг,2), который удерживается в активном состоянии до окончания цикла обмена. По окончании выдачи адреса по магистрали передаются данные, сопровождаемые сигналом чтения 30 данных или записи данных. По сигналу ОБМ устройство выставляет требование прямого доступа сигналом по выходу 18 требования останова. По окончании обмена (или в конце его) МП представ- З 5 ляет прямой доступ сигналом РЗМП,Устройство выставляет сигнал подтверждения захвата (ПТЗ) и становится монопольным на магистрали, Сигналы 18 и 19 снимаются, а сигнал 21 40 удерживается до тех пор, пока пользователь не установит триггер продолжения, при этом снимается сигнал ПТЗ (магистраль освобождается)и микропроцессор может осуществить 45 очередной цикл обмена. Во время обмена передаваемые по магистрали адрес и д 1 анные фиксируются в регистрах 5 и 6.50Формула изобретения Устройство для отладки программ,содержащее переключатель режима,элемент ИЛИ, первый и второй регист 43ры, триггер управления, триггер продолжения и триггер условия, причем единичный выход триггера условия соединен с входом переключателя режима. входы сброса и пуска устройства соединены соответственно с нулевым входом триггера условия и тактовым входом триггера продолжения, .информационный вход устройства соединен с информационными входами первого и второго регистров, входы записи и чтения устройства соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с входом записи второго регистра, вход начала отладки устройства соединен с входом записи первого регистра, выходы первого и второго регистров являются первым и вторым информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при отладке, в устройство введены триггер прямого доступа, элемент И, второй элемент ИЛИ, триггер захвата, элемент задержки и блок сравнения, вход задания признака конца отладки соединен с первым входом блока сравнения, информационный вход устройства соединен с вторым входом блока сравнения, выход равенства которого соединен с единичным входом триггера условия, вход начальной установки устройства соединен с единичным входом триггера захвата и первым входом второго элемента ИЛИ, выход которого соединен с нулевым входом триггера прямого доступа, единичный выход триггера управления соединен с информационным входом триггера прямого доступа, вход начала отладки устройства соединен с тактовым входом триггера прямого доступа и первым входом элемента И, выход которого соединен с вторым входом элемента ИЛИ и является выходом сопровождения данных устройства, единичный выходтриггера продолжения соединен с такг .товым входом триггера захвата ичерез элемент задержки - с нулевым входом триггера продолжения, вход задания режима устройства соединен с нулевым входом триггера захвата, выход которого соединен с вторым входом элемента И.