Устройство для отладки программ

,8017444 4 6 Р 51/28 ОПИСАНИЕ ИЗОБРЕТЕНИЯН Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 113 1 В 1 У ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Специальное конструкторское бюро "Кибернетика" с опытным производством Института кибернетики АН АЗССРи Ленинградское научно-производственное объединение "Красная Заря"(56) Авторское свидетельство СССРУ 1223236, кл. С 06 Р 11/28,26.10.84,(54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ (57) Изобретение относится к области вычислительной техники и может быть использовано при отладке программ ЗВМ, Целью изобретения является повышение быстродействия при отладке программ. Устройство содержит регистры 1,3,8, мультиплексор 1 5, схемы 4,10 сравнения, триггер 16, дешифратор 2, элементы ИЛИ 6,17, элементы И 7,8,13, элементы 2,14 задержки, формирователь 11 короткого импульса, группу элементов И 5. Устройство обеспечивает формирование сигналов синхроимпульсов источника, активного устройства, пассивного устройства, аЯ .чтение/запись за счет использования команд шести типов. 1 ил.1 1 ч 1744Изобретение относится к вычислительной технике и может быть использовано при отладке программ как микропроцессорной, так и мультипроцессорной систем в реальном масштабевремени, и является усовершенствованием изобретения по авт,св,И 1223236,Целью изобретения является повышение быстродействия при отладкепрограмм. ИНа чертеже представлена структурная схема устройства,Устройство содержит первый регистр 1, дешиФратор 2, третий регистр 3, первую схему 4 сравнения, 15группу элементов И 5, первый элементИЛИ 6, второй элемент И 7 первыйэлемент И 8, второй регистр 9 вторуюсхему 10 сравнения, Формирователь 11короткого иья 1 ульса, первый элемент 12 20задержки, третий элемент И 13 второйэлемент 14 задержки мультиплексор15, триггер 16, второй элемент ИЛИ17, первую группу 18 информационныхвыходов устройства, группу 19 инФар 25мационных входов устройства, третий,вта 1 юй и первый управляющие входыустройства 20, 21 и 22 соответственно, вторую группу 23 инФармационныхвыходов устро.лства, тактовый вход 24 ЗОустройства, адресный вход 25 устройства, вход 26 задания адреса устройства, выход 27 синхронизации устройства вход 28 начальной установки,второй "л первый управляющие выходы 35устройства 29 и 30 соответственно,.Для отладки программ к устройству подсоединяют мини-ЭБМ (микро-ЭБМ)и отлаживаемую микропроцессорную систему, 40Адресную шинумини-ЭВМ подсоединяют к адресному входу 25 устройств;,.причем старшие разряды поступаютна первую схему 4 сравнения а младшие - на дешиФратор 2 шину данных 45мини-ЭБМ подсоединяют к второй группе 23 инФормацианных выходов устройства, которая является двунаправленной, линию СХЗ (синхраимпульс задатчика) мини-ЭВМ - к тактовому входу 5024 устройства, линяю СХИ (синхроямпульс источника) мини-ЗВМ - к выходу27 синхронизации устройства,Адресную шину отлаживаемай систе мы подсоединяют к группе 19 информационных входов устройства, шину данных атлаживаемой системы - к первой группе 18 информационных выходов устройства, которая является двунаправленной линию СИА 1 (синхроимпульсактивного устройства), исходящую отпроцессора атлаживаемай системы, подсоединжот к второму управляющемувходу 21 устройства," линио СИП(с:лнхраиьжульс пассивного устройства), поступающую ат внешних относительна процессора устройств атлаживамай системы, подсоединяют к первому управляющему входу 22 устройства; линию 4 Т/ЗП (чтение/запись) атлаживаемай системы - к третьему управляющему входу 20 устройства; линию СИА 2, поступающую к внешнимотносительно процессора атлаживаемойсистемы устройствам, подсоединяютк второму управляющему выходу 29 устройства; л 1 лнию СИП 2, исходящую атвнешней относительна грацессора отлажяваемай системы, подсоединяют к первому управляющему вьгхаду 30 устройства.На вход 26 адреса подают код, являющийся адресом устройства для отладки программ в адресном пространстве мини-ЭВМ.Начальную установку устройствадля отладки прогрыз производят подачей сигнала на вход 28 начальнойустановки устройства,Работа устройства осуществляетсяследующим образом,Кад, поступающий на адре ный вход25 устройства мажет быть шести типов,Б соответствии с описанной нижеработай устройства отладки программ,сбозначи: каждый яз кодов символами:а, б, в, г, д и е,При паступленил кода типа "а" возбуждается первый выход дешиФраторао л, . 1 о2, при б - второй прн в - третий и т,д, Каждый кац сопровождается тактовыми сигналами, поступающими на тактовый вход 24 устройства, Тактовый сигнал на тактовом входе 24 устройства держится да тех пар, пока ь:е будет сФармирован сигнал на входе 27 синхронизации устройства, Таким образам длительность тактового сигнала, соответственно и сигналов на любом выходе дешиФратара 2, определяется временем за,держки второго элемента 14 задержкл т,е, временем формирования сигнала на выходе 27 синхронизации устройства.3 131744При коде "а" возбуждается первый выход дешифратора 2, сигнал с которого поступает на стробирующий вход первого регистра 1 и записывает в последний информацию с группы 23 информационных Выходов устройства, которую выдает мини-ЭВМ; одновременносигнал поступает на вход Формирователя 11, с выхода которого импульс поступает на установочный вход триг О гера 16, с выхода которого сигнал открывает группу элементов И 5, в результате чего на группу информационных выходов 18 устройства подается информация с выходов регистра 1; од новременно сигнал с первого выхода дешифратора 2 через элемент ИЛИ 6 поступает на элемент 12 задержки, с выхода которого задержанный сигнал через элемент ИЛИ 17 поступает на управляющий выход 30 устройства, где Формируется сигнал СИП 2; одновременно сигнал с элемента 12 задержки поступает на вход триггера 16, выход которого сбрасывается по заднему фрон ту этого сигнала.При поступлении кода типа "б" возбуждается второй выход дешифратора 2, сигнал с которого поступает на вход мультиплексора 15, в результате 30 чего последний коммутирует на группу 23 информационных выходов устройства информацию с группы 19 информационных входов устройства,При поступлении кода типа "в" возбуждается третий выход дешифратора 2, сигнал с которого поступает на вход мультиплексора 15, в результате чего мультиплексор 15 коммутирует на группу 23 информационных выходов уст- Ю ройства информацию с третьей группы своих входов, т,е, сигнапы с управляющих входов 22, 21 и 20 устройства и сигнал с выхода схемы 10 сравнения. 45 При поступлении кода типа "г" возбуждается четвертый выход дешифратора 2, сигнал с которого поступает на вход мультиплексора 15, который в 50 результате этого коммутирует на группу 23 информационных выходов устройства информацию с группы 18 информационных выходов устройства. Одновременно сигнал с четвертого выхода де- у шифратора 2 поступает через элемент ИЛИ 6 на вход элемента 12 задержки, с выхода которого задержанный сигнал через элемент ИЛИ 17 поступает на уп 4 4равляющий выход 30 устройства. Сигнал с выхода элемента 12 задержкипос.упает также на вход триггера 16и подтверждает его сброшенное состояниеПри поступлении кода типа "д" возбуждается пятый выход дешифратора 2,сигнал с которого поступает на стробирующий вход регистра 9 и записывает в последний информацию (адрес останова отлаживаемой программы) сгруппы 23 информационных выходов устройства, которую выдает мини-ЭВМ,При поступлении кода типа "е" возбуждается шестой выход дешифратора2, сигнал с которого поступает навход регистра 3, в результате чего в последний записывается информация с группы 23 информационных выходов устройства, которую выдает мини-ЭВМ.Таким образом мини-ЭВМ при подаче на устройство для отладки программ кода "а" производит запись нашину данных отлаживаемой системы необходимой информации (команда илиданные) и формирует сигнал СИП 2.При подаче кодов "б" и "в" мини-ЭВМ считывает соответственно шинуадреса и шину управления (сигналыСИА 1, СИП 1, 4 Т/ЗП) отлаживаемойсистемы.При подаче кода "г" мини-ЭВМ считывает шину данных отлаживаемой системы.При подаче кода "д" мини"ЭВМ про"изводит задание адреса останова отлаживаемой программы,При подаче кода "е" мини-ЭВМ производит задание режима работы устройства для отладки программ и отлаживаемой системы в зависимости от инФормации, записываемой в третий регистр 3.Если на выходах регистра 3 записаны логические нули, которые запрещают работу элементам И 13, 7, то рабо.та устройства для отладки программосуществляется только с процессомотлаживаемой системы (сигнал СИА 2не формируется, а сигнал СИП 2 формируется только при поступлении кодов "а" и "г") . Внешние относительно процессора устройства и памятьотлаживаемой системы в этом режимемогут быть смодулированы в мини-ЭВМ. Если на выходах регистра 3 записаны логические единицы, которые раэСоставитель С.БакалецТехред М.Моргентал Корректор И.Муска Редактор А Маковская Заказ 3409 Тираж б 72 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д,4/5производственно-полиграфическое предприятие, г.Ужгород, уп,Проектная, 4 5 131744решают работу элементам И 13, 7 тоиз сигнала СИА 1 формируется сигналСИА 2, а из сигнала СИП 1 - сигналСИП 1, т,е. отлаживаемая система работает в реальном времени и остановится подостижении точки останова,когда текущий адрес отлаживаемойпрограммы сравнится с заданным адресом в регистре 9, В последнем случаесигнал с выхода схемы 10 сравнения 10запретит работу элемента И 7, сигналСИА 2 сформирован не будет и работаотлаживаемой системы остановится. Запуск работы осуществляется записьюв регистр 9 нового адреса останова. 15Мини-ЗВМ определяет момент остановаподачей кода "в" и считыванием и анализом состояния выхода схемы 10 сравнения,Если на первом выходе регистра 3 20записан логический нуль, а на второмвыходе - логическая единица, реализуется режим работы с замедлениемвремени всей отлаживаемой системы,при котором мини-ЗВМ может контролировать и выводить на дисплей состояние шин адреса управления и данныхфотлаживаемой системы. При этом сигнал СИП 2 формируется при чтении шины данных (при подаче кода "г"), ЗОКомбинированием подачи кодов "а",пбп н и и и Ф 1 и ив, г, д, еданием режимов работы устройству дляотладки программ реализуются различные отладочные функции, например конт роль очередного адреса, команды, операнда, контроль и изменение внутренних регистров процессора, контрольсодержимого реальной памяти, состояния внешних относительно процессора 40отлаживаемой системы устройств, запуск программ с лЮбого адреса, задание нескольких адресов и условий останова в режиме замедления времени,задание адреса останова при работе в 45режиме реального времени и т.д,При отладке мультипроцессорнойсистемы используют несколько устройств 4 6для отладки программ, Их количествоопределяется количеством процессоровв мультипроцессорной системе,При этом все устройства для отладкипрограмм к мини-ЗВМ подключаются параллельно но каждому устройствуприсваивается свой адре" в адресномпространстве мини-ЗВМ,Формула изобретенияУстройство для отладки программ по авт,св. Р 1223236, о т л и ч а ю - щ е е с я тем, что, с целью повьппеняя быстродействия при отладке прог-. рамм, в него введены два регистра, схема сравнения, элемент ИЛИ, элемент И, элемент задержки, причем выход мультиплексора соединен с информационными входами второго и третье" го регистров, управляющие входы которых соединены соответственно с пятьи и шестым выходами дешифратора, выход второго регистра и информационный вход устройства через вторую схему сравнения соединены с первым входом второго элемента И и третьим информационным входом мультиплексора, четвертый управляющий вход которого соедянен с входом синхроиьатульса пассивного устройства и первым входом третьего элемента И, выходы которого и второго элемента задержки через второй элемент ИЛИ соединены с выходом синхрокптульса пассивного устройства, вход устройства которого соединен с пятым управляющим входом мультиплексора и вторым входом второго элемента И, выход которого соедянен с выходом синхроимпульса активного устройства, вход чтения-записи которого соединен с шестым управляю-щим входом мультиплексора, вход начальной установки устройства соединен с. установочным входом третьего регистра, первый и второй вьглоды которого соединены соответственно с третьим входом второго элемента И и вторым входом третьего элемента И.