Устройство для отладки программ

(5)4 С 06 Г 1 / 9 НИЕ ИЗОБРЕТЕНИЯ О ЕЛЬСТВ АВТОРСНОМ 9 53-41497,публик1978.ельство СССРР 11/00, 1982 равл вход д о ДАРСТВЕННЫИ КОМИТЕТ СССРЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) УСТРОЙСТВО ДЛЯ ОТЛАДКИ1ПРОГРАММ, содержащее блок заданиярежимов, первый блок сравнения,элемент И, блок управляемой задержки, индикационный регистр, блокиндикации и мультиплексор, причемвыход адреса синхронизации блоказадания режимов соединен с первымвходом первого блока сравнения,второй вход которого соединен садресным входом устройства, входсинхронизации устройства соединенс первым входом элемента И, выходкоторого соединен с входом блокауправляемой задержки, выходы видаинформации номера микротакта блоказадания режимов соединены соответственно с вторым входом блока упяемои задержки и управляющим .ом мультиплексора, выход которого соединен с информационным вхоом индикационного регистра, выход индикационного регистра соединен с входом блока индикации, адресный вход устройства соединен с первым информационным входом мультиплексора, группа информационных входов к торого соединена с группой информационных входов устройств, о т л и - ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем запоминаниягрупп адресов, предшествующих заданному адресу, в устройство введенытриггер, второй блок сравнения,первый и второй элементы ИЛИ, блокрегистров и счетчик, причем входсинхронизации устройства и выходпервого блока сравнения соединенысоответственно с входом синхронизации счетчика и информационным входом счетчика, выход которого соединен с первым входом второго блокасравнения, выход второго блока сравнения соединен с единичным входом триггера, выход которого соединен свторым входом элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход первогоэлемента ИЛИ соединен с входомсинхронизации блока регистров, адресный вход устройства соединен синформационным входом блока регистров, выход которого соединен с вторым информационным входом мультиплек.сора, выходы номера цикла и перезаписи блока задания режимов соединены соответственно с вторым входомвторой схемы сравнения и первым вхо.дом второго элемента ИЛИ, выходкоторого соединен с входбм разрешения индикаторного регистра, выходблока управляемой задержки и выходперезаписи блока задания режимов соединены соответственно с вторымивходами второго элемента ИЛИ и первого элемента ИЛИ, выход начальнойустановки блока задания режимов соединен с входом начальной установки счетчика, нулевым входом триггера,входом установки в "0" блока регистров и регистра индикации, 1174932Изобретение относится к вычислительной технике и может быть использовано при отладке программ и для насгройки вычислительных аппаратных средств при наличии отлаженной программы.Целью изобретечия является расши. рение функциональных возможностей устройства путем, запоминания групп адресой, предшествующих заданному1 О адресу.На чертеже изображена блок-схема предлагаемого устройства.Устройство содержит блок 1 зада. ния режимов, соединенный с блоком 2 сравнения, адресный вход которого подключен к адресному входу устройства. Последний соединен с первым информационным входом мультиплексора 3, управляющий вход которого сое динен с вторым входом блока 1 задания режимов . Группа информационных входов мультиплексора 3 соединена с группой информационных входов устройства, выход мультиплексора 3 сое динен с входом индикационного регистра 4, выход которого соединен с блоком 5 индикации, Третий выход блока 1 задания режимов подключен к первому входу блока 6 управляемой З 0 задержки, второй вход которого подключен к выходу элемента И 7, первый вход которого соединен с синхронизирующим входом устройства. Информационный и синхронизирующий 35 входы счетчика 8 соединены соответственно с выходом первого блока 2 сравнения и с синхронизирующим входом устройства, а выход счетчика 8 - с первым входом второго блока 9 40 сравнения, второй вход которого под. ключен к четвертому выходу клавиатуры 1 набора информации, а выход -к входу ВБ-триггера 1 О, Выход триггера 10 соединен с вторым вхо дом элемента И 7, выход которого соединен с первым входом первого элемента ИЛИ 11, который является синхронизирующим входом блока 12 регистров, Второй вход первого эле мента ИЛИ 11 подключен к пятому вы-. ходу блока 1 задания режимов, который соединен с первым входом второго элемента ИЛИ 13. Второй вход второго элемента ИЛИ 13 подключен55 к выходу блока 6 управляемой задержки, а выход - к синхронизирующему входу инцикационного регистра 4. Обнуляющий выход блока 1 задания ре" жимов соединен с обнуляющими входами счетчика 8., блока 12 регистров,индикационного регистра 4 .и Р-входомтриггера 1 О, Информационный входблока 12 регистров соединен с адресным входом устройства, а выход " свторым информационным входом мультиплексора 3.Посредством выходов блока 1 задаются тип индицируемой информации,величина задержки синхроимпульсаили номер микротакта операции, адрессинхронизации, количество обращенийпо заданному адресу или номер цикла,сдвиговый сигнал для перезаписи информации из регистра в регистр вблоке 12 регистров и иэ блока 12 регистров в индикационный регистр 4,приведение устройства в исходноесостояние,Устройство работает следующимобразом,В исходном состоянии счетчик 8, триггер 1 О, блок 12 регистров и регистр 4 индикации обнулены. Перед запуском программного устройства на блоке 1 набираются адрес синхронизации, номер цикла или количество обращений по заданному адресу синхронизации, величина задержки или номер микротакта операции и тип информации, поступающей на регистр 4 индикации.После запуска программного устройства на вход устройства для отладки программ начинают поступатьсинхронизирующие сигналы, а также адрес, по которому идет обращение,и необходимая для отладки информация. Все адреса, по которым идет обращение в программе, поступают на информационный вход блока 12 регистров, представляющего собой набор параллельных регистров, информационный вход одного из которых является адресным входом устройства, а информационные входы остальных соединены с выходами предыдущих регистров блока, выход последнего регистра подключен к входу мультиплексора, синхронизирующие входы всех регистров объединены и являются синхронизирующими входами блока 12 регистров.Объем блока 12 регистров выбирается исходя из сложности программы и требуемого для ускорения отладки1174932 количества информации. До появления на инверсном выходе КБ-триггера 10 запрещающего сигнала состояние регистров блока 12 регистров н индикационного регистра 4 может изменять" ся по приходу каждого очередного синхроимпульса.При появлении на входе устройства адреса, совпадающего с адресом синхронизации, формируется выходной 1 О сигнал блоком 2 сравнения, который является разрешающим для синхронного. счетчика 8. После появления на входе устройства адреса синхронизации в том цикле, номер которого задан 15 клавиатурой 1, счетчик 8 принимает значение, равное этому номеру, и на выходе блока 9 сравнения формируется сигнал, который переводит КБ- триггер 10 в единичное состояние. 20 При этом инверсный выход КБ-триггера 10 блокирует прохождение синхроимпульсов с входа устройства на вход блока 12 регистров и индикационного регистра 4. Все адреса, которые эа писаныв блок 12 регистров запуска КБ-триггера 10, сохраняются в нем до момента начала сдвига или обнуления блоком 1 задания режимов. Пос ледний синхроимпульс, по которому ЗО происходит запись адреса в блок 12 регистров, задерживается в блоке 6 управляемой задержки на заданное блоком 1 количество микротактов и является синхроимпульсом записи информации в индикационный регистр 4 через мультиплексор 3.После окончания или останова программы виндикационном регистре 4 записывается либо текущий адрес програм о мы, либо адрес программы, зафиксированный в последнем регистре блока 12 регистров, либо состояние группы информационных входов устройства на момент совпадения содержимого счет чика 8 со значением выхода блока 1, задержанного на заданное число микро- тактов, либо адрес последующей команды программы (при совпадении значения выхода блока 1 с количеством микротактов выполнения операций). 4После визуального контроля инфор- мации индикационного регистра 4 прог- раммист имеет возможность записи на блок индикации содержимого поочередно всех регистров блока. 12 регист. ров, нажимая и отнуская кнопку "Сдвиг" блока 1, так как в блоке регистров записаны адреса, пред" шествующие заданному, то не требуется многократный перезапуск программы, чтобы проследить ее ход, что обеспечивает уменьшение времени отладки. Кроме того, часто невозможно проследить ход программы по одной-двум точкам, даже перезапуская ее, так как начальные и промежуточные условия и порядок выполнения программы изменяются от запуска к запуску.Перед очередным запуском программы необходимо обнулить устройство путем нажатия кнопки "Обнуление",Таким образом, за счет введения в устройство счетчика, второго блока сравнения, КБ-триггера, блока регистров и двух элементов ИЛИ обес. печиваются фиксация момента появления адреса синхронизации заданное число раз, а также фиксация и последующая индикация необходимого количества предшествующих заданному адресов. Все это позволяет вести отладку циклических и сложных разветвленных программ, в том числе в реальном масштабе времени, уменьшить время отладки, а также настраивать сложные программируемые устройства, проводить поиск неисправностей в них тоже в реальном масштабе времени. Предложенное устройство обеспечивает программиста достаточным объемом информации для отладки линейных, циклических, разветвленных программ (в том числе в реальном масштабе времени) с изменяющимися начальными и промежуточными условия. ми, когда трудно определить участок или ветку программы по двум имеющимся точкам.1174932 Составитель И, Сигалово Техред Т.Фанта Коррек Максимишине ор Л, Г Реда ное Тир Зака ого т брет ении-35, Рауш ал ППП Патент, г. Ужгород, ул. Проектна 520/50 ВНИИПИ по 113035, уда ам и ква,Подписомитета СССРоткрытийкая наб д, 4/5