Устройство для отладки программно-аппаратных блоков

(21 (22 (46 (71 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ САНИЕ ИЗО(56) Иванов Ю.В., Масленников И.А. .Вопросы проектирования систем автоматизации разработки программ для ми- кроЭВМ. - Управляющие системы и машины, 1978, У 5.(54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММНО-АППАРАТИ 1 Х БЛОКОВ(57) Изобретение относится к области вычислительной техники и может быть использовано при создании микро- ЭВМ, микроконтроллеров и других устройств на основе микропроцессоровЦелью изобретения является расширение функциональных возможностей засчет увеличения полноты автономнойотладки программного обеспечения.Устройство содержит три коммутатора,два запоминающих блока переадресации,синхронизатор, два регистра, элемент2 И-ИЛИ, дешифратор, счетчик, запоминающие блоки адреса и данных, регистр управления, коммутатор управляющих сигналов, блок сравнения, дватриггера, четырнадцать групп элементов И, шесть элементов ИЛИ, три элемента И и одновибратор. Устройствочерез управляющие, адресные и информационные шины подключено к управляющей и отлаживаемой ЭВМ, 2 з,п. ф-лы,9 ил.12903 17мент ИПИ 188 и интегрирующую цепь 189 устанавливает по Б-входу триггер 190. Сигнал на единичном выходе этого триггера является выходным сигналом блока сравнения. Интегрирующая цепь 189 служит для устранения паразиткой установки триггера, 190 во время переключения адресов отлаживаемой микроЭВМ. Триггер 190 сбрасывается по К-входу сигналом включения дешиф ратора 149, т.е. при записи следующего адреса точки останова. Устройство ввода-вывода позволяет имитировать работу системы ввода-вы вода разрабатываемой микроЭВМ благодаря тому, что при обращении отлаживаемой микроЭВМ к отсутствующим устройствам ввода-вывода адреса портов модифицируются в адреса ячеек 20 памяти управляющей микроЭВМ, имитирующих работу этих устройств ввода- вывода. Формула изобретения 25 1.Устройство для отладки программно-аппаратных блоков, содержащее первый коммутатор, первый запоминающий блок переадресации, синхрониэа тор, первый регистр, дешифратор, счетчик, запоминающий блок адреса, запоминающий блок данных, регистр управления, блок сравнения, коммутатор управляющих сигналов, элемент 2 И-ИЛИ, четырнадцать групп элементов И, три элемента И, пять элементов ИЛИ, одновибратор и два триггера, причем первая группа информационных входов первого коммутатора, группа 40 входов блокировки синхронизатора, группа информационных входов счетчика, первые входы элементов И первой и второй групп, группа входов синхронизации регистра управления, первые входы элементов И третьей и четвертой групп, группа входов синхронизации блока сравнения подключены к . группе входов устройства для отладки программно-аппаратных блоков для. подключения к адресной шине управляющей ЭВМ, выходы элементов И пятой и шестой групп подключены к группе выходов устройства для отладки программно-аппаратных блоков для подключения к адресной шине управ" ляющей ЭВМ, первый информационный вход блока сравнения, первые входы элементов И седьмой группы, информа 29 18ционный вход первого запоминающегоблока переадресации, информационныйвход первого регистра и информационный вход регистра управления подклю"чены к группе входов устройствадля отладки программно-аппаратныхблоков дпя подключения к информационной шине управляющей ЭВМ, выходыэлементов И восьмой группы и выходыэлементов И первой и второй группподключены к группе выходов устройства для отладки программно-аппаратных блоков для подключения к информационной шине управляющей ЭВМ,первый разрешающий вход блока сравнения, первые входы элементов И девятой группы, вход записи первогозапоминающего блока переадресации,тактовый вход, первый и второй входы блокировки синхронизатора, первыйвход синхронизации регистра управления, первый информационный вход коммутатора управляющих сигналов, первые входы первого элемента ИЛИ, первого элемента И и второго элементаИЛИ подключены к .группе входов устройства для отладки программно-аппаратных блоков для подключения к шинеуправления управляющей ЭВМ, выходыэлементов И десятой группы, выходывторого и третьего элементов ИЛИ,первый выход синхронизатора подключены к группе выходов устройствадля отладки программно-аппаратныхблоков для подключения к шине управления управляющей ЭВМ, выходы элементов И одиннадцатой группы соединеныс первыми входами элементов И пятойгруппы, с второй группой информационных входов первого коммутатора, спервым.и вторым информационными. евходами запоминающего блока, выходыэлементов И двенадцатой группы соединены с вторым и третьим информационными входами соответственно запоминающего блока адреса и блока сравнения, выход блока сравнения соединенс первым входом третьего элементаИЛИ, первый выход дешифратора соединен с управляющим входом первогокоммутатора и первым входом выборкипервого запоминающего блока переадресации, второй выход дешифратора.соединен с вторым разрешающим входомблока сравнения и вторым входом синхронизации регистра управлеия, третий выход дешифратора соединен свторыми входами элементов И первойи второй групп и разрешающим входом9 1290 счетчика, четвертый выход дешифратора соединен с вторым входом элемента 2 И-ИЛИ, с первым управляющим входом коммутатора управляющих сигналов и первым входом второго элемен - та И, выход которого соединен с входом пуска одновибратора, выход которого соединен с Б-входами первого и второго триггеров, первый выход синхронизатора соединен с входом синхро низации дешифратора и вторым информационным входом коммутатора управляющих сигналов, второй выход синхронизатора соединен с входом синхронизации первого регистра, выход которого соединен с информационным входом дешифратора, выход первого коммутатора соединен с адресйым входом первого запоминающего блока переадресации, первый выход которого соеди-. нен с вторым входом третьего элемента ИЛИ, выход которого соединен с первым входом четвертого элемента ИЛИ, единичный выход первого триггера соединен с вторым входом первого25 элемента И, выход которого соединен с первым входом пятого элемента ИЛИ, нулевой выход первого триггера соединен с вторым входом второго элемента ИЛИ и первым входом третьего элемента И, выход которого соединен с вторым входом пятого элемента ИЛИ, единичный выход второго триггера соединен с вторыми входами третьего элемента И и четвертого элемента 35 ИЛИ, нул евой выход второ го три ггера соединен с третьим информационным входом коммутатора управляющих сигналов, выход первого элемента ИЛИ соединен с входом синхронизации 46 первого триггера, выход поля сброса регистра управления соединен с Й-входом первого триггера и с входомсинхронизации второго триггера, вы-.ход поля захвата регистра управления 45 соединен с третьим входом четвертого элемента ИЛИ, выход поля готовности регистра управления соединен с третьим входом пятого элемента ИЛИ, выход поля блокировки регистра 50 управления соединен с вторым входом второго элемента И, выходы полей сброса и блокировки регистра управ- ления, выходы четвертого и пятого элементов ИЛИ и выходы элементов И девятой группы подключены к группе выходов устройства отладки программно-аппаратных блоков для подключения к шине управления отлаживаемой 329 20ЭВМ, й-вход второго триггера, второй вход первого элемента ИЛИ, второй управляющий вход коммутатора управляющих сигналов, второй вход выбора первого запоминающего блока переадресации и первые входы элементов И тринадцатой группы подключены к группе входов устройства для отладки программно-аппаратных блоков для подключения к шине управления отлаживаемой ЭВМ, первый выход коьачутатора управляющих сигналов соединен с первыми входами элементов И четырнадцатой группы, второй выход коммутатора управляющих сигналов соединен с вторыми входаья элементов И третьей, четвертой и девятой групп, третий выход коммутатора управляющих сигналов соединен с первыми. входами элементов И одиннадцатой и двенадцатой групп и с вторыми входами элементов И тринадцатой группы, четвертый выход коммутатора управляющих сигналов соединен с вторыми входами элементов И седьмой группы, выходы запоминающего блока адреса и запоминающего блока данных соединены с третьими входами элементов И соответственно первой и второй групп, выход счетчика соединен с адресными входами запоминающего блЬка адреса и запоминающего блока данных, входы записи запоминающего блока данных и запоминающего блока адреса, третий вход элемента 2 ИИЛИ и первые входы элементов И десятой группы соединены с выходами соответствующих элементов И тринадцатой группы, информационный вход запоминающего блока данных, первые входы элементов И восьмой группы соединены с выходами соответствующих элементов И четырнадцатой группы, выход элемента 2 И-ИЛИ соединен с вторыми входами элементов И восьмой группы, выходы элементов И третьей и четвертой групп подключены к группе выходов устройства для отладки программно-аппаратных блоков для подключения к адресной шине отлаживаемой ЭВМ, вторые входы элементов И одиннадцатой и двенадцатой групп подключены к группе входов устройства для отладки программноаппаратных блоков для подключения к адресной шине отлаживаемой ЗВМ, выходы элементов И седьмой группы подключены к группе выходов устройства дня отладки программно-аппаратных блоков для подключения к инфор 2212903292150 мационной шине отлаживаемой ЭВМ,вторые входы элементов И четырнадцатой группы подключены к группевходов устройства для отладки программно-аппаратных блоков для подключения к информационной шине отлаживаемой ЭВМ, о т л и ч а ю щ е ес я тем, что, с целью расширенияфуйкциональных возможностей за счетвозможности имитации функционирования системы ввода-вывода при отладке программного обеспечения,устрой" ство содержит второй и третий коммутаторы, шестой элемент ИЛИ, второй регистр и второй запоминающий блок переадресации, причем счетный вход счетчика, управляющий вход второго коммутатора и первый вход выборки второго запоминающего блока переадресации подключены к группе входов устройства для отладки программноаппаратных блоков для подключения к шине управления отлаживаемой ЭВМ, пятый выход дешифратора соединен с управляющим входом третье, го коммутатора, входом записи второго запоминающего блока переадресации и входом синхронизации второго регистра, первая группа информационных входов третьего коммутатораподключена к группе входов устройства для отладки программно-аппаратных блоков для подключения к адресной шине управляющей ЭВМ, вторая группа информационных входов третьего коммутатора соединена с выходамиэлементов И двенадцатой группы, выход третьего коммутатора соединенс адресным входом второго запоминающего блока переадресации, информационные входы второго запоминающего блока переадресации и регистраподключены к группе входов устройства для отладки программно-аппаратныхблоков для подключения к информацион ной шине управляющей ЭВМ, второйвход выбора второго запоминающегоблока переадресации подключен к входу устройства для отладки программно-аппаратных блоков для подключения к шине управления управляющейЭВМ, выход второго запоминающегоблока переадресации соединен с первым входом шестого элемента ИЛИ, второй вход которого соединен с вторым выходом первого запоминающего блока переадресации, третий выход которогосоединен с первым информационнымвходом второго коммутатора, выход второго регистра соединен с вторыминформационным входом второго коммутатора, выход которого соединен спервыми входами элементов И шестойгруппы выход шестого элемента ИЛИсоединен с вторыми входами элементовИ пятой, шестой и десятой групп, счетвертым входом элемента 2 И-ИЛИ,с четвертым информационным входомкоммутатора управляющих сигналов иподключен к выходу устройства дляотладки программно-аппаратных блоковдля подключения к шине управленияуправляющей ЭВМ,2.Устройство по п.1, о т л и -ч а ю щ е е с я тем, что синхронизатор содержит счетчик, триггер идва элемента И, группа входов первого элемента И является группой входов блокировки синхронизатора, первый и второй входы первого элементаИ являются соответственно первым ивторым входами блокировки синхронизатора, выход первого элемента И соединен с Б-входом триггера и являетсявторым выходом синхронизатора, счетный вход счетчика является тактовымвходом синхронизатора, выходы разрядов счетчика соединены с группойвходов второго элемента И, выходкоторого соединен с входом синхро-низации триггера и является первымвыходом синхронизации, нулевой выходтриггера соединен с входом сбросасчетчика, информационный вход триггера подключен к шине нулевого потенциала синхронизатора. З,устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок срав- нения содержит три элемента И, дешифратор, четыре, регистра, тридцать два элемента равнозначности, элемент ИЛИ, интегрирующую цепь и триггер, выход которого является выходом блока сравнения, выход элемента, ИЛИ через интегрирующую цепь соединен с Б-входом триггера, группа информационных входов дешифратора и инверсный вход первого элемента И образуют группу входов синхронизации блока сравнения, первый и второй прямые входы первого элемента И являются соответственно первым и вторым раз" решающими входами блока сравнения, выход первого элемента И соединен с К-входом триггера и входом синхронизации дешифратора с первого почетвертый выходы дешифратора 11 соеди23иены с входами синхрОнизации соответствующих регистров, информационные входы с первого по четвертый регистров подключены к первому информационному входу блока сравнения, выходы восьми разрядов первого регистра соединены с первыми входами с перного по восьмой элементов равнозначности, выходЫ восьми разрядов второго регистра соединены с первыми вхо- Ю дами с девятого по шестнадцатый элементов равнозначности, выходы восьми разрядов третьего регистра соединены с первыми входами с семнадцатого по двадцать четвертый элементов равнозначности, Выходы восьми разрядов четвертого регистра соединены с первыми входами с двадцать пятого по 924тридцать второй элементов равнозначности, вторые входы с первого по шестнадцатый элементов равнозначности подключены к второму информационному входу блока сравнения, вторые входы с семнадцатого по тридцать второй элементов равнозначности подключены к третьему информационному входу блока сравнения, выходы с первого по шестнадцатый элементов равнозначности соединены с входами второго элемента И, выход которого соединен с первым входом элемента ИЛИ, выходы с семнадцатого по тридцать второй элементов равнозначности соединены с входами третьего элемента И, выход которого соединен с вторым входом элемента ИЛИ3290329 б 7 Нацапа дщано на сигнала с др0 регистре упрадяения стан а сигнала, нцооснотцо сигно а " отобст о пап Усь ипи отение цнвоаноииц нутренном регистроб нонроесс отпицбоснтои ЮфГ сптояо на сигналадак а и" ееиссп е и абпенця 9 апцсо цироркаццц понятьощтхибоенои ицн оЗНЮ описоинсоориациц д 5 лдкОдарчхаиии адрсод спт е и аЬлефия доносерь йтии еицеаюинтоциино нупт енроги юлвкроп е сеоа аде иарорнаиии игУпт ассиродки тсеи иг роисо адрес сптанодад и эпие сигнала,б к оцек алто1290329 Со ст ави телТехред В,анюхи н орректор 11, 111 арощ актор И.Рыбченко д ираж аз 75 писно по д 3035 у да оизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,осудар ственногам изобретенииМосква, Ж,673о комитета ССи открытийРаушская наб.12903 Изобретение относится к вычислительной технике и может быть использовано при создании микроЭВМ микроконтроллеров и других устройств на основе микропроцессоров. 5Цель изобретения - расширение функциональных возможностей за счет возможности имитации функционирования системы ввода-вывода при отладке программного обеспечения. 10На фиг.1 и 2 представлена схема устройства для отладки программноаппаратных блоков; на фиг.3 - схема синхронизатора; на фиг.4 - схема алгоритма работы устройства; на 15 фиг.5 - схема запоминающего блока (ЗБ) переадресации; на фиг.б - схема ЗБ данных (адреса); на фиг.7 схема регистра управления; на фиг.8 - схема блока сравнения; на фиг.9 - 20 схема коммутатора управляющих сигналов,Устройство (фиг.1 и 2) содержит первый 1 и третий 2 коммутаторы, пер вый 3 и второй 4 ЗБ переадресации, синхронизатор 5, счетчик 6, ЗБ 7адреса и 8 данных, шестой элемент ИЛИ 9 второй регистр 10, элемент 2 И-ИЛИ 11, первый регистр 12, вто рой коммутатор 13, первую 14 и вторую 15 группы элементов И, дешифратор 16, десятую 17 и восьмую 18 группы элементов И, регистр 19 управления, коммутатор 20 управляющих сигналов, девятую 21, седьмую 22, тринадцатую 23 и четырнадцатую 24 группы элементов И, второй элемент И 25, первый элемент ИЛИ 26, одновибратор 27, первый 28 и второй 29 триг геры, третий элемент ИЛИ 30,первый элемент И 31, второй элемент ИЛИ 32, третий элемент И 33, пятый элемент ИЛИ 34, четвертый элемент ИЛИ 35, блок 36 сравнения, группу входов 37 45 блокировки, тактовый вход 38, первый 39 и второй 40 входы блокировки син-. хронизатора, второй 41 и первый 42 выходы синхронизатора, выход 43 шестого элемента ИЛИ, входы 44 чтения, первый вход 45 выбора и второй вход 46 выбора первого ЗБ переадресации, третий 47 и второй 48 выходы первого ЗБ переадресации, выход 49 сигнала запроса прерывания устройства, пер вый выход 50 первого ЗБ переадресации, выход 51 захвата шин устройства, второй вход 52 выбора, вход 53 записи, первый вход 54 выбора второ 29 2го ЗБ переадресации, выход 55 второго ЗБ переадресации, первые входы56, 57 и 58 элементов И соответственно десятой, пятой и шестой групп,пятую 59, шестую 60, четвертую 61,третью 62 группы элементов И,.первые63 и вторые 64 входы элементов Ивосьмой группы, одиннадцатую 65 группу элементов И, вторые бб, третьи67, первые 68 входы элементов И первой группы, вторые 69, третьи 70,первые 71 входы элементов И второйгруппы выходы 72 сигнала инициациии 73 сигнала блокировки устройствадля подключения к управляющей шинеотлаживаемой ЭВМ, второй вход 74синхронизации, группу 75 входов синхронизации и первый вход 76 синхронизации регистра управления, выходыполей сброса 77, захвата 78, готовности 79, блокировки 80 регистрауправления, четвертый информационный81, второй управляющий 82, первыйинформационный 83, второй информационный 84 третий информационный 85и второй управляющий 86 входы коммутатора управляющих сигналов, второй87, четвертый 88, третий 89 и первый90 выходы коммутатора управляющихсигналов, первые входы 91, 92 и 93элементов И соответственно девятой,четвертой и третьей групп, двенадцатую 94 группу элементов И, первые95 и вторые 96 входы элементовИ седьмой группы, входы-выходы97 и 98 устройства для подключенияк адресной шине отлаживаемой ЭВМ,входы 99 сигналов приема и выдачиустройства, первые входы 100 элементов И тринадцатой группы, вторыевходы 101 элементов И одиннадцатойгруппы, вторые входы 102 элементовИ,цвенадцатой группы, вторые 103 ипервые 104 входы элементов И четырнадцатой группы, входы-выходы 105устройства для подключения к информационной шине отлаживаемой ЭВМ, входы106 сигналов признаков обращенияустройства, выход 107 сигнала готовности устройства, вход 108 сигналаподтверждения захвата устройства,второй разрешающий 109, первый разрешающий 110, первый информационный.111, синхронизации 112, второй информационный 113, третий информационный114 входы и выход 115 блока сравнения, четыре старших разряда входов"выходов 116 устройства дпя подключения к адресной шине управляющей ЭВМ,микроЭВ подключается к первой группе входов - выходовустройства дляотладки программно-аппаратных блоков, Вторая группа входов - выходовподключается к шинам отлаживаемоймикроЭВМ, Устройство может работатьв одном из двух режимов: режимеуправления и режиме прогона програмгы. В режиме управления управляющая микроЭВМ осуществляет обмен информацией с внутренними блоками устройства отладки, памятью и портами ввода-выэода отлаживаемой микроЭВМ, а также внутренними узлами микропроцессора последйей. Работой устройства в этом режиме управляет блок, включающий синхронизатор 5, регистр 12 и дешифратор 16. Для обращения к тому или иному блоку устройства отладки управляющая микроЭВМ устанавливает через адресные входы-выходы 119 на входах 37 синхронизатора 5 адрес, логически являющийся одним из портов ввода-вывода управляющей микроЭВМ, на информационных входах регистра 12 через информационные входы-выходы 118 - код блока устройства отладки, к которому производится обращение, а на входе 39 синхронизатора через управляющий вход 121 - сигнал признака обращения к порту ввода-вывода. При,поступлении на вход 40 синхронизатора через управляющий вход-выход 117 сигнала выдачи информации управляющей микро- ЭВМ на выходе 41 появляется сигнал записи в регистр 12, После записи кода синхронизатор начинает подсчет сигналов начала машинного цикла управляющей микроЭВМ, поступающих через управляющий вход 120 на вход 38 синхронизатора. На седьмом цикле на выходе 42 синхронизатора появляется сигнал, включающий дешифратор 16 и блокирующийобращение к памяти и портам ввода-вывода управляющеймикроЭВМ (выход 122), При включении дешифратора 16 на одном из его выхо" дов(в зависимости от кода, ранее записанного в регистр 12) появляется сигнал обращения к соответствующему блоку устройства отладки. Первый выход дешифратора 16 управляет загрузкой информации в ЗБ 3 переадресации. В ЗБ 3 загружается информация о состоянии каждого сегмента памяти, адресуемой отлаживаемой микроЭВМ. При этом весь объем адресуемой 3 1290329входы-выходы 117 приема и выдачиустройства, входы-выходы 118 устройства дпя подключения к информационной шине управляющей ЭВМ, младшиеразряды входов-выходов 119 устройства для подключения к адресной шинеуправляющей ЭВМ, вход 120 начала машинного цикла устройства, вход 121признака обращения к порту ввода-вывода устройства, выход 122 блокиров Оки устройства для подключения к шинеуправляющеи ЭВМ, выход 123 сигналаготовности устройства для подключения к шине управления управляющейЭВМ, выходы 124 элементов И одиннаддатой группы, выходы 125 элементовИ тринадцатой группы, выходы 126элементов И четырнадцатой группы,выходы 127 элементов И двенадцатойгруппы, выход 128 сигнала захвата 20устройства, четвертый 129, третий130, первый 1 Э 1 и второй 132 входыэлемента 2 И-ИЛИ, вход 133 сигналаначала машинного цикла устройствадля подключения к шине управления 25отлаживаемой ЭВМ.Синхронизатор (фиг. 3) содержитпервый элемент И 134, счетчик 135,второй элемент И 136, триггер 137,ЗБ переадресации (фиг,5) содержит 30первый 138 и второй 139 элементыНЕ, первый элемент И 140, элементИЛИ 141, второй элемент И 142, запоминающий узел 143.ЗБ данных (адреса, фиг,б) содержит элемент ИЛИ 144 и запоминающийуэел45.Регистр управления (фиг, 7) содержит элемент И 146 и регистр 147.Блок сравнения (фиг.8) содержит 40первый элемент И 148, дешифратор 149,с первого по четвертый регистры 150153, элементы 154-185 равнозначности, второй 186 и третий 187 элементыИ, элемент ИЛИ 188, интегрирующую 45цепь 189, триггер 190,Коммутатор управляющих сигналов(фиг.9) содержит первый 19 1, второй192 элементы И, первый элемент ИЛИ193, третий элемент И 194, второй 50элемент ИЛИ 195, четвертый элементИ 196, третий элемент ИЛИ 197.Устройство работает под управлением управляющей микроЭВМ, в качестве которой может быть испОльзована, 55например, микроЭВМ УВС, и обеспечивает отладку устройства на основемикропроцессоров, например К 580 ИК 80или 8080, Системная шика управляющей1290329 5 10 5 20 5памяти разбивается на 16 сегментов,определяемых четырьмя старшими разрядами адреса. Для каждого сегмента указывается, какой сегмент памяти управляющей микроЭВМ соответствует данному сегменту памяти отлаживаемой микроЭВМ. Эта информация записывается в ЗБ 3 переадресации по информационным шинам управляющей микро- ЭВМ подключенным к информационным входам ЗБ 3 переадресации через информационные входы-выходы 118, Адрес, по которому записывается эта информация, определяется адресом на четырех старших адресных шинах управляющей микроЭВМ, подключенных к первым йнформационным входам коммутатора 1 через адресные входЫ-выходы 16. При появлении на выходе дешифратора 16 сигнала обращения к ЗБ 3 переадресации по входу 44 включается ЗБ 3 переадресации, а старшие четыре разряда адреса управляющей микроЭВМ через коммутатор 1 поступают на адресные входы ЗБ 3 переадресации. Запись в ЗБ 3 переадресации производится при подаче на его вход 44 сигнала выдачи информации управляющей микроЭВМ через управляющий вход- выход 117. Пятый выход дешифрдтора 16 управляет загрузкой информации в ЗБ 4 переадресации. В это ЗБ загружается информация о том, какие устройства ввода-вывода отлаживаемой микроЭВМ должны имитироваться, памятью управляющей микроЭВМ. Один из шестнадцати сегментов памяти управляющей микроЭВМ резервируется для области памяти, к которой будет производится обращение при обращении к устройствамввода-вывода отлаживаемой микроЭВМ, При появлении на выходе дешифратора 16 сигнала обращения к ЗБ 4 переадресации по входу 53 включается ЗБ 4 пвреадресации, а на его адресные входы через коммутатор 2 поступают младшие восемь разрядов адреса управляющей микро- ЭВМ, определяющие адрес устройства ввода-вывода. Этим же сигналом в регистр 10 по четырем младшим информационным шинам записывается код номера резервируемого сегмента памяти управляющей микроЭВМ. При подаче на вход 52 сигнала выдачи информации управляющей микроЭВМ в ЗБ 4 переадресации по пятой информационной шине управляющей микроЭВМ записывается признак переадресации устройства ввода-вывода. 6Второй выход дешифратора 16управляет обращениями к блоку 36сравнения и к регистру 19 управления,Выбор каждого из этих блоков производится в зависимости от кода натрех младших адресных шинах управляющей микроЭВМ, подключенных к входам112 блока 36 сравнения и 75 регистра 19 управления. В блок 36 сравнения записываются адреса точек останова прогона программы. Эти адресазаписываются в блок сравнения поинформационным шинам управляющеймикроЭВМ, подключенным к входам 11блока 36 сравнения. Запись производится при поступлении на вход 110сигнала выдачи информации управляющей микроЭВМ, сигнала обращения навход 109 и кода адреса 0 на вход112,В регистре 19 управления устанавливаются следующие сигналы, управляющие отлаживаемой микроЭВМ: 25 30 35 40 45 50 55"Сброс" (выход 77), "Готов" (выход 79), "Захват." (выход 78), "Блокировка" (выход 80). Назначение этих сигналов следующее, Сигнал Сброс" сигнал инициации, после поступления .которого микропроцессор отлаживаемой. микроЭВМ начинает обращение к нулевой ячейке памяти. Сигнал 1 Готов 1 высоким уровнем разрешает работу микропроцессора отлаживаемой микроЭВМ, а низким уровнем останавливает его. При низком уровне сигнала Готов микропроцессор останавливается на обращении к очередной ячейке памяти или порту ввода в вывода и не заканчивает это обращение до тех пор, пока уровень сигнала "Готов" не станет высоким. Сигнал "Захват" отключает микропроцессор отлаживаемой микроЭВМ от шин отлаживаемой микроЭВМ, позволяя тем самым осуществить прямой доступ к па 11 н мяти последней, Сигнал Блокировка запрещает обращение к памяти и портам ввода-вывода отлаживаемой микро- ЭВМ, Установка этих сигналов производится по информационным шинам управляющей микроЭВМ, подключенным к информационным входам регистра управления, Установка производится при подаче на вход 76 сигнала выдачи информации управляющей микроЭВМ и кода адреса "1" на вход 75. Третий выход дешифратора 16 управляет обращениями к ЗБ 7 адреса и ЗБ 87 12 данных. В режиме управления из этих ЗБ считывается информация о ходе выполнения программы отлаживаемой микроЭВМ, записанная в ЗБ адреса и ЗБ данных в режиме прогона программы. Эта информация включает состояние адресных и информационных шин отлаживаемой микроЗВМ в каждом машинном цикле. Адрес ячейки ЗБ адреса и ЗБ данных, поступающий на информационные входы счетчика 6, записывается в счетчик при поступлении на его вход параллельного занесения сигнала обращения к ЗБ адреса и ЗБ данных, Этот же сигнал стробирует группу элементов И 14 или группу 15 элементов И, через которые информация из ЗБ адреса и ЗБ данных поступает на информационные шины управляющей мик- роЭВМ. Группа 14 элементов И стробируется уровнем 0", на младшей адресной шине управляющей микроЗВМ (вход 68), а группа 15 элементов И стробируется уровнем "1" на младшей адресной шине управляющей .микроЭВМ (вход 71).Четвертый выход дешифратора 16 управляет обращениями к памяти и портам ввода-вывода отлаживаемой микроЭВМ, а также обращениями к внут. ренним узлам микропроцессора последней. Для обращения к памяти отлаживаемой микроЭВМ в регистре 19 управления предварительно устанавливается сигнал иЗахват", передающийся через элемент ИЛИ 35 и управляющий выход 128 на шину сигнала "Захват" отлаживаемой микроЭВМ. При поступлении этого сигнала микропроцессор отлаживаемой микроЭВМ отключается от шин и позволяет осуществить прямой доступ к памяти. Дешифратор 16 вырабатывает сигнал обращения к отлаживаемой микроЭВМ, который поступает на вход 132 элемента 2 И-ИЛИ и вход 86 коммутатора 20 управляющих сигналов. Эти коммутаторы представляют собой комбинационные схемы, управляющие передачей адресных, информационных и управляющих сигналов управляющей микроЭВМ на шины отлаживаемой микроЭВМ через группы элементов И 21, 61, 62 и 22 при обращении к памяти, портам ввода-вывода или внутренним узлам микропроцессора отлаживаемой микроЭВМ, передачей адресных, информационных и управляющих сигналов отлаживаемой микроЭВМ на внутренние шины устройства.отлад 90329 8ки через группы 23, 65, 94 и 24 элементов И в режиме прогона программкеотлаживаемой микроЭВМ и передачейинформационных сигналов с внутреннихшин устройства отладки на шины управляющей микроЭВМ через группу 8 элементов И при прямом доступе отлажнваемой микроЭВМ к памяти управляющеймикроЗВМ и при чтении информации из 10 отлаживаемой микроЭВМ, Коммутаторыреализуют следующие логические выражения:элемент 2 И-ИЛИ 11; У.Х,.ЛХ 1)(Х, ЛХ), (1) ,15 где Т - сигны яа выходе элемента2 И-ИЛИ 1Х - сигнал на входе 131 (сигэгнал приема информацииуправляющей микроЭВМ);Х, - сигнал на входе 132 (сигнал обращения к отлаживаемой микроЭВМ);Х - сигнал на входе 129 (приз 1 гонак прямого доступа отлаживаемой йикроЭВМ к памятиуправляющей микроЗВМ);Х - сигнал на входе 130 (сигэош.нал выдачи информации отлаживаемой микроЭВМ, переданный на внутреннюю шинуустройства отладки) .Коммутатор 20 управляющих сигна- .лов:УВг = Хвб Л Х, (2)где Х - сигнал обращения к отлажи 86ваемой микроЭВМ;Х - сигнал с нулевого выхода86триггера 29 при отсутствииобращения. к внутренним узлам микропроцессора отлаживаемой микроЭВМ (имеетуровень ".1");Уа = (Ха л Хз,) ч (Х, л Хвг) ф(3) 45 где Х, - сигнал выдачи информацииуправляющей микроЭВМ;Х, - признак прямого доступа;Х - сигнал приема информацииотлаживаемой микроЭВМ;50 Узы (26 Ч Ха) Л Х 85 (4)где Х - сигнал включения дешифраВФтора 16, т.е. признак обращения управляющей микроЭВМ к блокам устройства 55 отладки(2) и (3) стробируются группы 21,61, 62, 22 элементов И и адресные,информационные и управляющие сигналы управляющей микроЭВМ передаютсяна шины отлаживаемой микроЭВМ. Причтении информации из памяти отлаживаемой микроЭВМ направление передачи адресных и управляющих сигналовостается таким же, как и в режимезаписи, а направление передачи ин- Оформационных сигналов меняется напротивоположное, так как в соответствии с выражениями (3) и (5) группаэлементов И 22 блокируется, а группаэлементов И 24 стробируется, Сигналыс информационных шин отлаживаемоймикроЭВМ через группу элементов И 24поступают на внутренние информационные шины 126, устройства отладки,а оттуда через группу элементов И 18, 20которая стробируется в соответствиис выражением (1), они поступают наинформационные шины управляющей микроЭВМ. Таким образом, информацияиз отлаживаемой микроЭВМ считывает 25ся на информационные шины управляющей микроЗВМ,1 12903 Для обмена информацией с внутренними узлами микропроцессора отлажи ваемой микроЭВМ в регистре управления предварительно устанавливается сигнал "Блокировка" (выход 80) и снимается сигнал "Готов" (т.е, на выходе 79 регистра управления устанавливается уровень "Оп). Сигнал "Готово с выхода 79 регистра 19 управления через элемент ИЛИ 34 и управляющий выход 107 поступает на шину сигнала "Готов" отлаживаемой микроЭВМ, Сиг нал "Блокировка" с выхода 80 регистра 19 управления через управляющий выход 73 поступает на шину сигнала "Блокировка" отлаживаемой микроЭВМ, Затем дешифратор 16 вырабатывает 45 сигнал обращения к отлаживаемоймикроЭВМ. При совпадении этого сигнала с сигналовБлокировка" сигнал уровня "1" с выхода элемента И 25 через одновибратор 27 устанавливает по Б-входу триггеры 28 и 29. Сигнал уровня1 поступает на вход элемента И 31, а сигнал уровня "0" с нулевого выхода триггера 28 поступает на вход элемента ИЛИ 32, Так как в 55 начале, машинного цикла управляющей микроЭВМ сигналы выдачи информации и приема информации (управляющие входы - выходы 11) отсутствуют 29("О"), то на выходе элемента И 31 и на выходе элемента ИЛИ 34 сохраняется уровень "О", а на выходе элемента ИЛИ 32 появляется сигнал уровня "0", Таким образом,.при обращении управляющей микроЗВМ к микропроцессору отлаживаемой микроЭВМ на шине "Готов" управляющей микроЭВМ (управляющий выход 123) и шине "Готов" отлаживаемой микроЗВМ (управляющий выход 107) устанавливается "0", Сигнал с единичного выхода триггера 29 через элемент ИЛИ 35 устанавливает уровень 1 сигнала "Захват" (шина 128 отлаживаемой микроЭВМ). Сигнач с нулевого выхода триггера 29 поступает на вход 85 коммутатора 20 и в соответствии с выражениями (2) и (4) блокирует прохождение адресных и управляющих сигналов через группы 21, 61, 62 23, 65, 94 элементов И, Таким образом, в этом режиме производится обмен только информационными сигналами, Обмен информационными сигналами осуществляется так же, как и в режиме обращения к памяти отлаживаемой микроЭВМ. Если управляющая микроЭВМ выполняет зайись во внутренние узлы микропроцессора отлаживаемой микроЗВМ, то при появлении сигнала "1" выдачи информации из управляющей микроЭВМ на выходе элемента И 31 появляется сигнал "1", который блокирует элемент ИЛИ 34 и устанавливает "1" на шине Готов" (выход 07) отлаживаемой микроЭВМ. В результате микропроцессор отлаживаемой микроЭВМ заканчивает цикл приема информации и задним фронтом сигнала приема информации отлаживаемой микроЭВМ через элемент ИЛИ 26 по С - входу сбрасывает триггер 28, При этом сигнал "1" с нулевого выхода триггера 28 блокирует элемент ИЛИ 32 и на шине "Готов управляющей микроЭВМ устанавливается "1", После этого управляющая микроЗВМ заканчивает свой цикл выдачи информации. После окончания микропроцессором отлаживаемой микро- ЭВМ своего цикла он выдает сигнал "Подтверждение захвата" уровня "1" на, управляющий вход 108. 3 гот сигнал по В.-входу сбрасывает триггер 29, На единичном выходе этого триггера появляется "О", и на шине 128 "Захват также устанавливается "0", т,е. сигнал "Захват" снимается. После2 90329 1 12 этого сигнал Подтверждение захвата" также снимается и микропроцессор отлаживаемой микроЭВМ переходит в состояние ожидания (низкий уровень сигнала "Готов" ). Когда управляющая микроЭВМ выполняет цикл приема информации из внутренних узлов микропроцессора отлаживаемой микроЭВМ, последний производит цикл выдачи информации, Начало обращения протекает так же, как в вышеописанном режиме. После установки триггеров 28 и 29 в состояние "1" при появлении сигнала приема информации уровня на одном из управляющих входов - выходов 117 блокируется элемент ИЛИ 32 и устанавливает сигнал "Готов" управляющей микроЭВМ уровня ".После этого управляющая микроЭВМ заканчивает цикл приема информации и задним фронтом сигнала приема информации через элемент ИЛИ 26 сбрасывает по С-входу триггер 28. При этом на выходе элемента И 33 появляется "1", которая блокирует элемент ИЛИ 34, и на шине сигнала "Готов" отлаживаемой микроЭВМ появляется сигнал уровня "1". После этого микропроцессор отлаживаемой микро- ЭВМ заканчивает цикл выдачи информации и выдает на управляющий вход 108 сигнал "Подтверждение захвата", сбрасывающнй триггер 29, При этом сигналы "Захват" и "Готов" снимаются ("0") и.микропроцессор отлаживаемой микроЭВМ переходит в состояние ожидания.После обмена информацией с внутренними. блоками устройства отладки, памятью отлаживаемой микроЭВМ и внутренними узлами микропроцессора отлаживаемой микроЭВМ управляющая микро- ЭВМ переводит устройство отладки в режим прогона программы Для этого в регистре управления снимаются сигналы "Сброс", "Захват", "Блокировка" и устанавливается уровень "1" сигнала "Готов", Микропроцессор отлаживаемого устройства начинает выполнять программу. Информация с шин отлаживаемой микроЭВМ через группы 23, 65, 94 и 24 элементов И, которые стробируют" ся в соответствии с выражениями (4) и. (5), поступает на внутренние шины устройства отладки. Информация с адресных и информационных шин поступает на информационные входы ЗБ 7 адреса и ЗБ 8 данных. Запись информации в эти ЗБ производится сигналами приема или выдачи информацииотлаживаемой микроЭВМ (группа шнн125). Сигналом начала машинного цикла отлаживаемой микроЭВМ на управляющем входе 133 содержимое счетчика 6 увеличивается на единицу. Таким образом, информация о состоянииадресных и информационных шин отлаживаемой микроЭВМ в следующем машинном цикле будет записана в следующиеячейки памяти ЗБ 7 адреса и ЗБ 8данных,На вторые информационные входыкоммутатора 1.поступают сигналы счетырех старших адресных шин отлаживаемой микроЭВМ (группа шин 124),определяющие номер сегмента памятиотлаживаемой микроЭВМ, а на вторыеинформационные входы коммутатора 2поступают сигналы с восьми младшихадресных шин отлаживаемой микроЭВМ(группа шин 127), определяющие номер адресуемого порта ввода-вывода.В режиме прогона программы сигналыс четырех старших адресных шин отлаживаемой микроЭВМ через коммутатор1 поступают на адресные входы ЗБ 3переадресации, а сигналы с восьмимладших адресных шин отлаживаемоймикроЭВМ через коммутатор 2 поступают на адресные входы ЗБ 4 переадресации,-Выбор ЗБ переадресации (3или 4) определяется сигналом признака обращения к порту ввода-выводаотлаживаемой микроЭВМ, поступающимна управляющий вход 106. Если этотсигнал имеет уровень "1" (обращениек памяти), то по входу 46 включается ЗБ 3 переадресации. Если же этотсигнал имеет уровень "1" (обращениек порту ввода-вывода), то по входу54 включается ЗБ 4 переадресации.При обращении к памяти из ЗБ 3 переадресации считывается записаннаяв режиме управления информация о текущем сегменте памяти отлаживаемоймикроЭВМ. В случае, если сегмент памяти, номер которого установлен, защищен, на выходе 50 ЗБ 3 переадресации считывается , которая черезэлемент ИЛИ 30 и управляющий выход49 устанавливает сигнал "Запрос прерывания" для управляющей микроЭВМ,.а через элемент ИЛИ 35 - сигнал"Захват" для отлаживаемой микроЭВМ.Выполнение программа микропроцессором отлаживаемой микроЭВМ прекращает 5 О 5 го 25 30 35 40 45 50 5512903 При обращении к порту ввода-вывода включается ЗБ 4 переадресации, Если для данного порта ввода-вывода в ЗБ 4 переадресации записано, что он размещается в управляющей микро- ЭВМ, то на выходе 55 ЗБ 4 переадресации считывается "1" и через элемент1 а ИЛИ 9 вырабатывается сигнал Захват для управляющей микроЭВМ, инициирующий прямой доступ к памяти управляющей микроЭВМ. Код номера сегмента памяти, к которому должно, производится обращение, записанный в регистре 10, через коммутатор 13 и группу 60 элементов И поступает на адресные шины управляющей микроЭВМ. Группы 13ся, а сигнал "Запрос прерывания" сигнализирует управляющей микроЭВМ о необходимости перевода устройства отладки в режим управления. Если сегмент памяти находитбя в управляющей микроЭВМ, то на выходе 48 ЗБ 3 переадресации считывается "1", которая через элемент ИЛИ.9 и управляющий выход 51 вырабатывает сигнал "Захват для управляющей микроЭВМ, 10 инициирующий прямой доступ к памяти управляющей микроЭВМ и стробирующий группы 17, 59 и 60 элементов И. Код номера сегмента памяти, к которому должно производиться обращение 15 (старшие четыре разряда адреса), считывается с выходов 47 ЗБ 3 переадресации и через коммутатор 13, который переключает ся си гнало м приз нак а обращения к порту ввода-вывода отла живаемой микроЭВМ, поступает на входы 58 группы 60 элементов И, Этот код номера сегмента а также одиннадцать Младших разрядов адреса (немодифицируемые) и сигналы приема и выдачи 25 информации через группы 17 и 59 элементов И поступают на соответствующие шины управляющей микроЭВМ, В случае чтения информации из памяти управляющей микроЭВМ в соответствии ЗО с выражением (3) стробируется группа 22 элементов И, и информация из памяти управляющей микроЭВМ считывается на информационные шины отлаживаемой микроЭВМ. В случае записи информации в память управляющей ми - кроЭВМ в соответствии с выражением (1) стробируется группа 18 элементов И и информация с информационных шин отлаживаемой микроЭВМ поступает 40 на информационные шины управляющей микроЭВМ. 29 1417, 59, 60 и 18 элементов И работают так же как и в случае обращенияк памяти. Таким образом, если в одном из ЗБ переадресации записано,что какой-либо сегмент памяти илипорт ввода-вывода отлгживаемой микроЭВМ находится в управляющей микроЭВМ,то отлаживаемая ьикроЭВМ производитпрямой доступ к памяти управляющеймикроЭВМ, Номер сегмента памяти, ккоторому производится прямой доступ,хранится в ЗБ 3 переадресации (вслучае переадресации сегмента памяти) или в ЗБ 4 переадресации (в случае переадресации порта ввода в вывода),На входы 113 и 114 блока 36 сравнения поступают адресные сигналы отлаживаемой ьякроЭВМ, где они сравни -ваются с адресами точек останова прогона программы, записанными в режиме управления. При совпадении текущего адреса, установленного на шинах отлзживаемой микроЭВМ, с адресомодной иэ точек останова, на выходе115 блока с 1 равнеция вырабатываетсясигнал уровня, 1, устанавливаюцийчерез элемент ИЛИ 30 и управляюшийвыход 49 сйгнал "Запрос прерывания"для управляющей микроЭВМ, а черезэлемент ИЛИ 35 и управляющий выход18 - сигнал Захват" для стлаживгемой микроЭВМ, После получения сигнала "Запрос прерывания" управляющаямикроЭВМ переводит устройство отладки в режим управления и производитанализ хода выполнения программы,информация о котором записана в ЗБ7 адреса и ЗБ 8 данных.Блок-схема алгоритма взаимодействия управляющеи микроЭВМ с устрой -ством для отладки программно-аппаратных блоков представлена нафиг,4.Синхронизатор работает следующимобразом.Для обращения к тому или иномублоку устройства отладки управляющая микроЭВМ устанавливает на входах 37 адрес синхронизатора., на входе 39 - признак обращения к портуввода-вывода (синхронизатор логически является однйм из портов выводауправляющей микроЭВМ), а нг входе40 - сигнал выдачи информации, Приэтом на выходе элемента И 134 появляется сигнал уровня "1", которыйустанавливает по 8-входу триггер 137,и.через выход 41 записывает в ре 12903гистр 12 код блока устройства отладки к которому будет производиться обращение (, м. фиг,1 и 2). После установки триггера 137 сигнал сброса счетчика 135 снимается ("0") и последний начинает подсчет сигналов начала машинного цикла управляющей микроЭВМ, поступающих на его счетный вход с входа 38 синхронизатора..При поступлении, например, седьмого 10 сигнала начала машинного цикла на выходах счетчика 135 устанавливается код, вызывающий появление сигнала уровня "1", на выходе элемента И 136. Этот сигнал поступает на 15 выход 42, включая дешифратор 16, и устанавливает сигнал блокировки памяти и портов ввода-вывода управляющей микроЭВМ. При поступлении на счетный вход счетчика 35 следующего 20 сигнала начала машинного циклауправляющей микроЭВМ на выходе элемента И 136 снова появляется сигнал уровня "0", по С-входу сбрасывается триггер 137, который, в свою очередь, 25 сбрасывает счетчик 135. Цикл обращения к блоку устройства отладки окончен,ЗБ переадресации работает следующим образом. 30 1В режиме управления запоминающий узел 143 включается сигналом обращения к ЗБ переадресации (уровень "1"), поступающим на вход 45. Запись информации в запоминающий узел 143 осуществляется сигналом выдачи информации управляющей микроЭВМ, поступающим на вход 44, Этот сигнал через элемент И 142, который строби О руется сигналом обращения к ЗБ переадресации, поступает на вход записи информации запоминающего узла 143. В режиме прогона программы на входе оращения к ЗБ переадресации установлен уровень "0", элемент И 142 блокируется и поэтому запись в запоминающий узел 143 запрещена. В этом режиме стробируется элемент И 140. Поэтому, когда сигнал призна ка обращения к порту ввода-вывода отлаживаемой микроЭВМ, поступающий на вход 46, имеет уровень "0" (т,е. производится обращение к памяти), включается запоминающий узел 143 и оттуда считывается ранее записанная информация о распределении сегментов памяти отлаживаемой микроЭВМ, ЗБ 4 переадресации организован ана 29 16логично ЗБ 3, однако в нем отсутствует инвертор 138. Поэтому в режимепрогона программы запоминающий узел143 включается, когда сигнал признака обращения к порту ввода-выводаотлаживаемой микроЭВМ. имеет уровень"1", т,е, когда производится обращение к порту ввода-вывода.ЗБ 8 данных (7 адреса) работаетследующим образом.В режиме прогона программы на информационные входы запоминающего узла 145 поступают адресные или информационные сигналы отлаживаемой микроЭВМ, Эта информация записывается взапоминающий узел 145 сигналами приема или выдачи информации отлаживаемой микроЭВМ, поступающими на входзаписи запоминающего узла 145 черезэлемент ИЛИ 144,Блок сравнения работает следующимобразом,В режиме управления в четыре восьмиразрядных регистра 150-153 записываются адреса двух точек остановапрогона.программы. Адрес первой точки останова записывается в регистры150 и 151, а адрес второй точки останова - в регистры 152 и 153. Записьэтих адресов производится по информациойным шинам управляющей микроЭВМ, подключенным к входам 111 блокасравнения. Выбор соответствующегорегистра осуществляется кодом надвух старших адресных входах 112,а код на младшем входе этой группывходов ("0") вместе с сигналом навходе 09 осуществляет выборку всего блока. Запись информации производится сигналом выдачи информациина входе 110, В регистры 150 и 151тзаписывается соответственно младшийи старший байты адреса первой точкиостанова программы, а в регистры152 и 153 - соответственно младшийи старший байты адреса второй точкиостанова программы. В режиме прогона программы эти адреса точек останова сравниваются с адресами на адресных шинах отлаживаемой микроЭВМ,подключенным к входам 113, 14 блока сравнения. При совпадении адресана шинах отлаживаемой микроЭВМ с адресом одной из точек останова навыходах элементов равнозначности154-169 или 170-185 появляются уровни. "1. Приэтом на выходах элементаИ 186 или 187 также появляется сигнал уровня "1", который через эле