Устройство для отладки программ

(53) (56) : 613Ав )1." 834 ьство СССР /06, 1978. тво СССР /06, 1980. надь тиче инфо в пр сод м лок ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ И А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 3793097/24-2424.09.8415,06.86. Бюл. 9Н,А. Аверин, К.В.Будовский, И.В, БЗобин и В,Г. Сташ681. 3 (088. 8)Авторское свидетел326, кл. С 06 Р 1торское свидетельс704, кл. С 06 Р 13 УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММИзобретение относится к вычислиой технике и может быть испольо при отладке программ специалианных цифровых вычислительныхм реального времени, Целью изобия является расширение функциоых возможностей за счет автомакого накопления статистическоймации об отлаживаемой программецессе ее выполнения. Устройствожит три блока памяти, два комора, счетчик, блок блокировки,управления, регистр. 3 ил,1 12Изобретение относится к вычисли=- тельной технике и может быть использованопри отладке программ специализированных цифровых вычислительных систем (СЦВС) реального времени,Цель изобретения - расширение функциональных возможностей за счет автоматического накопления статистической информации об отлаживаемой программе в процессе ее выполнения.На Фиг. 1 представлена блок-схема устройства для отладки программы; на Фиг. 2 - функциональная схема блока управления; на Фиг. 3 - Функциональная схема блока блокировки.Устройство для отладки программ содержит (фиг. 1) первый блок 1 памяти, второй блок 2 памяти, третий блок 3 памяти, первый коммутатор 4, второй коммутатор 5, счетчик б, блок 7 блокировки, блок 8 управления, ре.гистр 9, информационные входы-выходы устройства 10, входную 11 и адресную шину устройства, выходы 12 данных устройства, входы 13 данных устройства, вход 14 синхронизации ввода устройства, вход 15 синхронизации вывода устройства, вход 16 разрешения выбора второго блока памяти устройства, вход 17 разрешения выбора третьего блока памяти устройства, вход 18 режима устройства, блок 19 начальной установки устройства, первый синхронизирующий вход 20 устройства, второй синхронизирующий вход 21 устройства,Блок 8 управления содержит (фиг,2) элемент И 22, элемент 23 задержки, элемент ИЛИ 24, формирователь длитель ности 25, элемент НЕ 26, элемент И 27, элемену 28 задержки, формирователь 29 длительности, элемент НЕ 30, элемент И 31, элемент ИЛИ 32, Формирователь длительности 33, элемент НЕ 34, элемент ИЛИ 35, формирователь длительности 36, элемент НЕ 37, элемент задержки 38, элемент И 39, элементы задержки 40-42, элемент И 43, элемент. ИЛИ 44, триггер 45, элемент 46 задерж ки, элемент И 47.Блок 7 блокировки содержит (фиг,3) триггер 48, элемент НЕ 49, элемент И 50, элемент задержки 51.В данном примере в качестве блока1 памяти используется микропроцессорный модуль С 5-2113, представляющий собой.ППЗУ с ультрафиолетовым стиранием информации. В качестве блоков памяти 2 и 3 используется микросхема38086 2 5 10 15 20 25 30 35 40 45 50 55 541 РУ 2, причем блок 3 является одноразрядным, Мультиплексоры 4 и 5 выполнены на микросхемах 133 ЛР 1, счетчик б - на микросхеме 133 ИЕ 7, триггеры 45 и 48 - на микросхемах 133ТМ 2, элементы задержки 23, 28, 38,40 - 42, 46, 51 и формирователи длительности 25, 29, 33, 36 в . на микросхемах 133 АГ 3, остальные элементыявляются стандартными и выполнены намикросхемах серии 133.Первый блок памяти используетсядля хранения и считывания по сигналамиз вычислительной машины команд отлаживаемой программы, второй блокпамяти - для накопления статистической информации о программе в процессе ее выполнения, третий - для указания адресов команд, количествообращений к которым необходимо подсчитывать. Регистр используется дляприема из магистрали ЭВМ и храненияадреса команды на время, необходимоедля работы второго и третьего блоковпамяти. Запись исходной информации вовторой и третий блоки памяти осуществляется через первый коммутатор, Приэтом в третьем блоке памяти осуществляется разметка адресов, а второй:блок памяти обнуляется. Второй комму.татор осуществляет коммутацию на адресные входы второго и третьего блоков памяти адреса, поступающего изуниверсальной ЭВМ при загрузке исходной информации и выводе результатовотладки, либо адреса с регистра в режиме отладки, Подсчет числа обращенийк командам с помеченными адресамиосуществляется с помощью счетчика.Блок блокировки обеспечивает блокировку обращений к второму и третьемублокам памяти на время, необходимоедля завершения в них текущих процессов,Работа устройства рассмотрена напримере отладки программ СЦВС содержащей микроЭВМ "Электроника-В , снабженной интерфейсом по ОСТ 11.305.,903-80. Данное устройство эксплуатируется совместно с оборудованиемСЦВС и каким-либо оборудованием,обеспечивающим загрузку исходной информации в память устройства, а также вывод накопленной статистическойинформации на устройства наглядногоотображения или документирования.В данном примере эти функции выполняет универсальная электронно-вычислительная машина (УЭВМ), состыкованз 1238086 . 4ная с данным устройством с помощью Разрешающий потенциал (высокийцепей сопряжения. Шины 10, 20 и 21 уровень. сигнала) поступает с входаподключаются к магистрали микроЭВМ, 18 устройства на первые управляющиепри этомшины 10 соединены с шинами входы коммутаторов 4 и 5, через перадрес-данные, вход 20 - с ОБМ, а 5 вый вход блока 7 - на вход элементавход 21 - с шиной ДЧТ. Шины 11-19 49, а также через режимный вход блоподключены к устройству сопряжения ка 8 - на первые входы элементов 22УУЭВМ. При этом через входы 1 1 посту и 31. Запрещающий потенциал (низпает адрес, через шины 13 - данные, кий уровень сигнала) формируется начерез вход 19 - сигнал начальной 10 втором входе элемента 50 через элеустановки, через вход 18 - признак мент 49 и через первый выход блокарежима работы устройства, через 7 - на вторых управляющих входах комвход 17 - признак.выборки третьего мутаторов 4 и 5. В этом режиме в исблока памяти, через вход 16 - приз- ходном состоянии на входах 19 171 У. нак выборки второго блока памяти, че 15,и 14 устройства подается потенцирез входы 14 и 15 - синхроимпульсы ал низкого уровня.ввода и вывода информации соответст- В результате этого на выходах элевенно. Через выходы 12 накопленные ментов 22, 27 и 31 блока 8 и второмстатистические данные выводятся из и третьем выходах блока 7 имеем поустройства в УЭВМ. щ тенциал низкого уровня. На пятом иРабота по отладке программы качи- шестом выходах блока 8 формируетсянается.с загрузки памяти устройства. потенциап низкого уровня а на церУПри этом в первый блок памяти зано- вок, втором, третьем и седьмом выкосится отлаживаемая программа. Способ дах - потенциал высокого уровня.фиксации программы зависит от физической реализации памяти, В данном, Втя записи информации в блок 2 спримере первый блок памяти выполнен входа 16 устРойства подают разрешаюв виде.полупостоянного ЗУ обеспечи- щии потенциал выбоРа блока 2 памяти,йвающего подключение к магистрали которыи через вход выбора второго:по ОСТ 11,305.903-80 Запись инф Р- блока памяти блока 8,поступает намации в него осуществляется с помощью. второй вход элемента 22 и с входаапрограмматора при извлечении блока устроиства - импульс положительно поиз состава данного устройства.полярности, который через первый свнУстройство работает в двух режи- хронизирующий вход блока 8 поступаетмах: Режим 1 - режим обмена информа- на .третьи входы элементов 22 и 27 иции с УЭВМ; режим П - режим отл 35 проходит через элемент 22, на первомки программ,входе которого разрешающий потенциал.обусловлен режимом обмена информациейРежим работы устройства определя- с УЭВМ. Элемент 27 закрыт по второмуется уровнем сигнала, поступающего входу запрещающим потенциалом выборана вход 18 устройства. При этом вы блока 3 памяти с входа 17 устройствасокий уровень сигнала соответствует через вход выбора третьего блока парежиму 1, а низкий - режиму 11. В ре- мяти блока 8. Сигнал с вьвсода эле- .жиме 1 в зависимости от поступления .мента 22 формируется на элементе 25;внешних сигналов может осуществлять- . через первый вход элемента 24 инверся. ввод либо вывод информации. 45 тируется элементом 26 и через первыйПосле включения питания устройст- выход блока 8 поступает на вход рева на вход 19 начальной установки жима запись - чтение блока 2 в видеподают импульс положительной поляр- . отрицательного импульса, что соответности, который через вход начальной ствует режиму записи информации вустановки и второй вход элемента 44 50 блок 2, Кроме того си но, сигнал с выходаблока 8 поступает на нулевой вход элемента 22 через элемент 23 з ержр , через. третий выход ки, параметр которого учитывает времянт задержблока 8 и третий вход блока 7 - на установки режима на входе блока 2 йенулевой вход т игге а 48д р . Ра 48. мяти, а также через четвертый входЗагрузка исходной информацией 55 элемента 32, формирователь 33, инвер-.второго и третьего блоков памяти тор 34 и вестой выход блока 8 постуосуществляется в режиме 1 следующим пает в виде отрицательного импульсаобразом, на разрешающий вход блока 2, осуществляя в нем запись информации, котораяпоступает на его информационные вхо"ды.с входов 13 устройства через вторые информационные входы коммутатора4. Запись производится по адресу,сформированному на входах 11 устройства и поступающему в блок 2 черезпервые информационные входы коммутатора 5, поскольку на первых управляющих входах коммутаторов 4 и 5 имеется разрешающий потенциал в режиме1, Формирование на входах 13 нулевойинформции и перебор кодов адреса навходах 11 обеспечивает обнуление блока 2.Загрузка данных в блок 3 производится аналогичным образом при поступлении синхроимпульса на вход 14 устройства и разрешающего потенциала навход 17, поступающего через вход выбора третьего блока памяти блока 8на второй вход элемента 27. Импульсс входа 14 устройства проходит через первый синхронизирующий вход. бло.ка 8, третий вход элемента 27, напервом входе которого имеется разрешающий потенциал, обусловленный режимом обмена информацией с УЭВМ. Далее этот импульс проходит чеРез Формирователь 29, элемент НЕ 30, второивыход блока 8 на.вход режима запись -чтение блока 3 в виде отрицательногоимпульса, устанавливая в блоке 3 па 35мяти режим записи, Кроме того, сигнал сЪыхода элемента 27 проходит черезэлемент задержки 28, второй входэлемента 35, с выхода которого сформированный по длительности на элементе Зб и инвертированный на элементе3 он поступает в виде отрицательно. -го импульса через третий выход блока8 на второй управляющий вход блока 3памяти, инициируя. операцию записи ин"формации. При этом на адресные и инФормационные входы бябка 3 информацияпоступает с входов 11 и 13 соответст.венно,В режиме 11, соответствующем низкому уровню потенциала на входе 18 устройства, осуществляется накопление статистической информации об отлаживаемай программе. При этом используются положительные синхроимпульсы "ОБМ", поступающие из микроЭВИ 55 на вход 20 устройства. В процессе выполнения отлаживаемой программы составляющие ее команды считываются в магистраль ЭВМ из блока 1 через входы-выходы 10. По сигналу "ОБМ" в блокпринимается код адреса, ФормируемьпЗмикроЭВИ на шинах 10 устройства. Навторых управляющих входах коммутаторов 4 и 5, а также втором входе элемента 50 имеется разрешающий потенциал через первый вход блока 7 и элемент 49 с входа 18 устройства. Синхроимпульс с входа 20 устройства черезвторой вход блока 7 поступает на первьй вход элемента 50, на третьемвходе которого присутствует разрешающий потенциал с нулевого выходатриггера 48, находящегося в обнуленном состоянии, на втором входе - разрешающий потенциал, определяемый состоянием режимного сигнала на первомвходе блока 7 (низкий уровень). Сигнал с выхода элемента 50 через второйвыход блока 7 поступает на вход синхронизации регистра 9 и фиксируетв нем состояние входов 10 устройства,на которых в этот момент присутствует код адреса. Этот же сигнал, задержанный на элементе 51 на время, необходимое для установки адреса в ре.гистре 9, поступает на вход установки триггера 48 в единичное состояние,которое запрещает прохождение. синхросигнала с второго входа блока 7 черезего элемент 50. Кроме тога, положительный сигнал с выхода элемента 51через третий выход блока 7, второйсинхронизирующий вход блока 8, второйвход элемента 32 Формируется и инвертируется на элементах 33 и 34 соответственно и через седьмой выход блока 88 поступает на резрешающий вход блока2 в виде отрицательного импульса.Засчет низкого уровня потенциала на.входе режима блока 8 и выходе элемента 40 на первом выходе блока 8присутствует потенциал высокого уровня через элементы 24, 25 и 26, чтоопределяет режим считывания информации из блока 2. Одновременно сигналс второго синхронизирующего входаблока 8 проходит через первый входэлемента 35; формируясь по длительности на элементе 36, и через элементНЕ 37 и третий выход блока 8 поступает в виде отрицательного импульсана разрешающий вход блока 3 памяти.Благодаря низкому уровню потенциалана режимном входе блока 8 на выходеэлемента 29 также потенциал низкогоется элементом задержки 42, черезтретий вход элемента 44 сброшенытриггеры 45 и 48. Начиная с этого момента, второй вход блока 7 разблокирован для сигналов с входа 20 устройства. Если из блока памяти 3 считананулевая информация, то триггер 45 остается в исходном состоянии и элемент0 43 по второму входу открыт, а элемент 39 по второму входу закрыт, Врезультате сигнал с выхода элемента43 пройдет через первый вход элемента 44 и через четвертый выход блока 8 и третий вход блока 7 обнулиттриггер 48, после чего разрешен приемследующего синхросигнала с входа 20устройства в блок 7.Формирование сигналов "ОБМ" осуществляется микроЭВМ по результатамобработки очередной команды программы,считываемой из блока 1 по сигналу "ДЧТ"поступающему из микрбЭВМ на вход 21устройства. При этом считывание ин- формации из блока 1 осуществляетсянезависимо от работы цепей блокировки устройства.После накопления статистическойинформации в режиме 1 (на входе режима блока 8 потенциал высокого уровня)осуществляют ее вывод в универсальнуюмашину через выходы 12 устройства.Для этого на вход синхронизации вывода 15 устройства подают положительный импульс, который через третийсинхронизирующий вход блока 8, второйвход элемента 31, открытого по первому входу режимным сигналом, первыйвход элемента 32 и седьмой выход блока 8 поступает отрицательным импульсом на разрешающий вход блока 2, Поскольку на первом выходе блока 8 сохсохраняется потенциал высокого уровня, происходит считывание информации.из блока 2 по адресу на входах 11устройства. Считанная информация поступает на выходы 12 устройства. Осу- .ществляя указанные действия с подачей различных кодов на входы 11 устройства, производят считывание информации со всего массива памяти блока2 либо его части. При этом память 3находится в режиме хранения информации,уровня, а на втором выходе данного блока - высокий уровень, потенциала через элемент НЕ 30, что соответствует режиму считывания информации из .блока памяти 3, Указанное считывание из блоков 2 и 3 происходит по адресу, фиксированному в регистре 9, поступающему на адресные входы блоков 2 и З.через вторые информационные входы коммутатора 5, у которого навтором управляющем вход разрешающий потенциал, а на первом управляющем входе - запрещающий, Информация, считанная из блока 3 поступает на второй вход элемента 47. Если из блока 3 считан сигнал "1" (высокий уровень), то через элемент 47 разрешено прохождение импульса с второго синхронизирующего входа блока 8, задержанного на элементе 46 с учетом считывания информации из блока 3. Триггер 45 устанавливается в состояние 11 Ф1 . Сигнал с второго синхронизирую- щего входа , задержанный на элементе 2 Б 3 8 на время установки триггера 45 , поступает. на первые входы элементов 3 9 .и 4 3 . При указанном состоянии триггера 45 элемент 43 закрыт по второму входу , а элемент 3 9 по второму входу открыт . Пройдя через элемент 3 9 и шестой выход блока 8 н а управляющий вход счетчика б, сигнал с второго синхронизирующе го входа блока 8 зафиксирует в счетчике 6 информацию, считанную из блока памяти 2 , Этот же сигнал после некоторой з адержки на элементе 40 , определяемой временем установки информации в счетчике Ь , через пятый выход блока 8 и считанныи вход счетчика б увеличивает40 его содержимое на единицу, а также, проходя через второй вход элемента 24, формируетсяпо длительности на элементе 25 и инвертируется на элементе 26, задавая на соответствующее время режим записи блоку 2 (низкий уровень сигнала на его входе режима запись - чтение), С выхода элемента 40 сигнал проходит также через третий вход элемента 32, формирователь 33 на седьмой выход блока 8,задерживаясь на элементе 41 на время, необходимое для установки режима записи .в. блоке 2. В результате этого в блок памяти 2 по текущему адресу записана информация, увеличенная на единицу. После окончания процессов записи, длительность которых учитываФормула изобретения Устройство для отладки программ,содержащее первый и второй блоки памяти, блок управления, регистр ипервый коммутатор, выходы которогосвязаны через двунаправленную шинуданных с информационными входами Вы 5ходами второго блока памяти; причеминФормационные входы-выходы первогоблока памяти подключены к информационным входам-выходам устройства,первый вход синхронизации блока 1 буправления является входом синхронизации ввода устройства, первый выходблока управления соединен с входомрежима запись - чтение вТорого блокапамяти, о т.я и ч а ю щ е е с я 15тем, что, с целью расширения функциональных возможностей устройства засчет .автоматического накопления статистической информации об отлаживаемой программе в процессе ее выполнения, оно дополнительно содержиттретий. блок памяти, второй коммутатор, счетчик и блок блокировки, причем первая группа информационныхвходов второго коммутатора соединена 25с входной адресной шиной устройства,вторая группа информационных входовсоединена с группой вьпсодов регистра, группа информационньм входов которого соединена с информационнымивходами-выходами устройства, а вьпсодывторого коммутатора соединены с адресными входами второго и третьегоблоков памяти, вход режима, запись -чтение третьего блока памяти соединенс вторым вьпсодом блока управленияа разрешающий вход - с третьим выходом блока управления, третий входсинхронизации блока управления является входом синхронизации выводаустройства,. выходы первого коммутатора соединены с выходами данныхустройства и с информационными входами счетчика, выходы которого соединены с ПерВОЙ группой информационньм 45входов первого коммутатора, а его .вторая группа информационных входовс входами данных устройства, черездвунаправленную шину данных - с информационными входами"выходами треть 50его блока памяти и разрешающим. входом блока управления, режимный входблока управления соединен с первым входом блока блокировки и первымиуправляющнми входами .первого и второго 55 коммутаторов и является входом режима устройства, вторые управляю- В.щие входы первого и второго коммутаторов соединены с первым выходом блска блокировки, второй выход которогосоединен с входом синхронизации регистра, третий выход блока блокировки соединен с вторым входом сиихронизапии блока управления, второйвход блока блокировки соединен с первым синхроннзирующим входом устройства и разрешающим входом первогоблока памяти, а третий вход блокаблокировки соединен с четвертым выходом блока управления, вход разрешения выбора второго блока памяти которого является входом разрешения выбора второго блока памяти устройства, вход разрешения выбора третьегоблока памяти блока управления является входом разрешения выбора третьего блока памяти устройства, входначальной установки блока управлениясоединен с входом начальной установки устройства, а пятый, шестой иседьмой выходы блока управления соединены со счетным входом счетчика,входом синхронизации счетчика и разрешающим входом второго блока памяти, соответственно, причем вход чтения первого блока памяти соединен .свторым синхронизирующим входом устройства, при.этом блок блокировкисодержит триггер, элемент НЕ, элемент И и элемент задержки, причемпервый, второй и третий входы блокаблокировки соединены соответственнос входом элемента НЕ, первым входомэлемента И и нулевым входом триггера, единичный вход которого соединен с третьим выходом блока блокировки И с выходом элемента задержки,вход которого соединен с вторым выходом блока блокировки и выходомэлемента И, второй вход которого соединен с первым выходом блока блокировки и выходом элемента НЕ, а третий вход - с выходом триггера, приэтом блок управления содержит шестьэлементов И, четыре элемента ИЛИ,четыре элемента НЕ, семь элементовзадержки, четыре формирователя длительности и триггер, причем режимныйвход блока управления, вход разрешения выбора второго блока памяти блокауправления н первый вход синхронизации блока управления соединены соответственно с первым, вторым и третьим входами первого элемента И, выходкоторого соединен с входом первогоэлемента задержки и с первым входом12 1238086 О 6 О ю первого элемента ИЛИ, выход которого соединен с входом первого формирователя длительности, выход которо- го соединен с входом первого элемента НЕ, выход которого соединен с первым выходом блока управления, первый, второй и третий входы второго элемента И соединены соответственно с режимным входом блока управления, входом разрешения выбора третьего блока памяти блока управления, первым входом синхронизации блока управления, а выход соединен с входом вто-рого элемента задержки и входом второго формирователя длительности,выход которого через второй элемент НЕ соединен с вторым выходом блока управления, первый и второй входы третьего элемента И соединены соответст.венно с режимным входом блока управления н с третьим входом синхронизации блока управления, а выход соединен с первым входом второго элемента ИЛИ, выход которого соединен с 25 входом третьего формирователя длительности, выход которого через третий элемент НЕ соединен с седьмым выходом блока управления, четвертый вход второго элемента ИЛИ соединен с выходом первого элемента задержки, второй вход синхронизации блока управления соединен с вторым входом второго элемента ИЛИ, первый входом третьего элемента ИЛИ, с входом третьего35 элемента задержки и с входом седьмого элемента задержки, второй вход треть 21 20 его элемента ИЛИ соединен с выходомвторого элемента задержки, а выход -с входом четвертого формирователядлительности, выход которого черезчетвертый элемент НЕ соединен стретьим выходом блока управления,выход третьего элемента задержки соединен с первым входом шестого элемента И и с первым входом четвертогоэлемента И, выход которого соединенс шестым выходом блока управленияи с входом четвертого элемента задержки, выход которого соединен свторым входом первого элемента ИЛИ,пятым выходом блока управления и свходом пятого элемента задержки, выход которого соединен с третьим входом второго элемента ИЛИ и с входомшестого элемента задержки, выходкоторого соединен с третьим входомчетвертого элемента ИЛИ, первый ивторой входы пятого элемента Исоединены соответственно с выходом седьмого элемента задержки и разрешающимвходом блока управления, а выход -с единичным входом триггера, прямойвыход которого соединен с вторымвходом четвертого элемента И, а инверсный выход - с вторым входом шестого элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, второй вход которого подключен к входу. начальной установкиблока управления, а выход соединен снулевым входом триггера и с четвертымвыходом блока управления.1238086 Фи 3Составитель Д, Ванюхин Редактор М,Недолуженко Текред Л.Сердюкова Корректор М. Заказ 3293 Тираж 671ственного комитета СССбретений и открытий Ж, Раушская наб д Подписное ВНИИНИ Государ по делам изо3035, Москва,5 ектная,роизводственно-полиграфическое предприятие, г. Ужгород,